Virtex-5 GTP Transceiver Wizar
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-spe...
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-spe...
UART 4 UART参考设计,Xilinx提供VHDL代码 uart_vhdl This zip file contains the following folders: \...
我近期计划陆续整理出以下几个方面的学习笔记:初学 ModelSimSE 时被迷糊了几天的若干概念;在 ModelSimSE 中添加 ALTERA 仿真库的详细步骤;用 ModelSimSE 进...
VHDL实现ALU的源代码,并且提供了一个详细的testbench!...
MD5算法的verilog实现,同时包含有testbench。...
专门做处理器和周边接口的著名ipcore厂商CAST出品的UART H16550 ,包含完整的使用说明手册、testbench、可综合,如果被网站认可,将继续上传其余的几个更好的core。...
波形发生器,带TESTBENCH, 多平台 -- the design makes use of the new shift operators available in the VHDL-93 ...
这是06年4月刚刚完成的程序,从opencore.org下载而来。用vhdl语言描写,以及matlab仿真,testbench,以及在xinlinx上的综合。 The MDCT core is tw...
我是VHDL的初学者,这是我自己编译的简单的几个VHDL码,功能有3-8解码器及其testbench,16位寄存器及其testbench和交通灯。 希望能和其他初学者一起讨论学习,并得到高手的指点...
16位的移位寄存器,加上testbench,可以在modelsim里面运行~...