verilog编程开发的cordic例程
verilog编程开发的cordic例程,计算SIN,COS功能与计算幅值角度功能可设定,运算宽度可设定,并有完善的TESTBENCH。...
verilog编程开发的cordic例程,计算SIN,COS功能与计算幅值角度功能可设定,运算宽度可设定,并有完善的TESTBENCH。...
8051单片机源码verilog版本 包括rtl, testbench, synthesis...
vhdl语言编写的AVR单片机IP核,里面有testbench和说明文档。...
在逻辑的系统仿真中使用的FLASH模型(AMD的Am29lv160d),包括VHDL代码文件和verilog代码文件和testbench,并且有相应的pdf说明文档。...
自己写的,对串口的VHDL描述,有完整testbench,特别是详细的功能说明和注释。...
RS[255,223]纠错码verilog源码,包含编码和解码模块,以及testbench等。...
是一个用于soc的32bit risc核,文件包括了核的rtl代码,文档、testbench码。...
是个I2C软核,使用verilog和vhdl实现的,含有testbench。...
本人根据opencores.org上的cordic算法改写的可配置位宽的cordic算法,并且在原始的级联型的基础上编写的循环(iterative)型的cordic,可通过generic配置。带一个不...
移向相加器,包括仿真所用的testbench...