verilog ppt课件
verilog ppt课件 精品课件 erilog语法的使用 以及testbench的编写...
TESTBENCH技术资料
📦 资源总数：183
💻 源代码：2392
testbench是一种验证的手段。首先，任何设计都是会有输入输出的。但是在软环境中没有激励输入，也不会对你设计的输出正确性进行评估。那么此时便有一种，模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验，这个就是testbench的含义。
🔥 TESTBENCH热门资料
查看全部183个资源 »VHDL实现ALU的源代码
VHDL实现ALU的源代码，并且提供了一个详细的testbench！...
16位的移位寄存器
16位的移位寄存器，加上testbench,可以在modelsim里面运行~...
一个桶形移位寄存器的.v文件
一个桶形移位寄存器的.v文件，含testbench...
脉冲宽度调制
脉冲宽度调制，VHDL代码编写，包括QUARTUSII和MODELSIM工程以及testbench...
💻 TESTBENCH源代码
查看更多 »📂 TESTBENCH资料分类