📚 Synplify技术资料

📦 资源总数：69

💻 源代码：1914

🔌 电路图：4

Synplify、SynplifyPro和SynplifyPremier是Synplicity（Synopsys公司于2008年收购了Synplicity公司）公司提供的专门针对FPGA和CPLD实现的逻辑综合工具,Synplicity的工具涵盖了可编程逻辑器件（FPGAs、PLDs和CPLDs）的综合，验证，调试，物理综合及原型验证等领域。

🔥 Synplify热门资料

查看全部69个资源 »

Verilog作业：自己写的源码输入

Verilog作业：自己写的源码输入，补码输出的，由状态机控制的四位加法器，为保证时序，加法器模块为超前近位加法器，包含测试台，通过 Modelsim 、Synplify仿真。...

📅 2014-01-21 👤 zm7516678

Verilog 源码输入

In this paper, a new method is introduced to implement chaotic generators based on the Henon map and

In this paper, a new method is introduced to implement chaotic generators based on the Henon map and Lorenz chaotic generators given by the state equa...

📅 2017-07-24 👤 qq521

introduced generators implement chaotic

华为FPGA设计规范 VERILOG约束编程规范时序分析等全套资料: FPGA技巧Xilinx.p

华为FPGA设计规范 VERILOG约束编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar.rarVerilog HDL 华为入门教程.rarVerilog典型电路设计华为.rar一种将异步...

📅 2021-11-05 👤 qdxqdxqdxqdx

华为 fpga verilog

Cadence Allegro 16.6 软件安装包

Cadence Allegro是一款专业的PCB设计软件，是世界上最大的电子设计技术和配套服务的 EDA 供货商之一，在EDA工具中属于高端的PCB设计软件，它的知名度在全球电子设计行业领域内如雷贯耳，是电子行业创新的领导者。allegro主要用于PCB设计布线，为当前高速、高密度、多层的复杂 PC...

📅 2022-06-20 👤 canderile

Allegro