DSP内嵌PLL中的CMOS压控环形振荡器设计
·摘要： 介绍了一种用于DSP内嵌锁相环的低功耗、高线性CMOS压控环形振荡器.电路采用四级延迟单元来获得相位相差90.的正交输出时钟,每级采用调节电流源大小,改变电容放电速度的方式.基于...
Static+PLL技术资料
资源总数：250
Static+PLL全部资料 (250个)
CMOS PLL Synthesizers：analysis and design -- a very good book by Keliu Shu Edgar Sánchez-Sinencio a
CMOS PLL Synthesizers：analysis and design -- a very good book by Keliu Shu Edgar Sánchez-Sinencio a...
Jitter is extremely important in systems using PLL-based clock drivers. The effects of jitter range
Jitter is extremely important in systems using PLL-based clock drivers. The effects of jitter range...
％The phase locked loop(PLL),adjusts the phase of a local oscillator ％w.r.t the incoming modulated
％The phase locked loop(PLL),adjusts the phase of a local oscillator ％w.r.t the incoming modulated ...
基于CD4046构成的PLL及应用 CD4046构成的PLL在通信、频率处理、自动控制等技术领域中应用较为广泛
基于CD4046构成的PLL及应用 CD4046构成的PLL在通信、频率处理、自动控制等技术领域中应用较为广泛，正确理解CD4046对掌握电路基本组成、原理及应用。对处理实际工程问题有很大帮助...
集成低噪声VCO的ADF4350系列PLL之特性和应用
ADF4350/1系列是什么？...
基于VXI总线用DDS+PLL技术实现精密时钟源
DDS（直接数字频率合成）技术是一门在频率合成领域的新兴技术，具有响应时间短，精度高等优点。而PLL（Phase Locked Loop）锁相环技术虽然工作速度慢，但稳定可靠。VXI 总线具有...
A new PLL topology and a new simplified linear model are presented. The new fractional-N synthesizer
A new PLL topology and a new simplified linear model are presented. The new fractional-N synthesizer...
在PC机LINUX上监视数字电电视PLL.用MT2060和DIBCOM3
在PC机LINUX上监视数字电电视PLL.用MT2060和DIBCOM3...
PIC单片机控制PLL频率合成器MC145170应用源码．
PIC单片机控制PLL频率合成器MC145170应用源码．...