在快速A/D和D/A转换器、视频放大器中，要求集成运算放大器的转换速率SR一定要高，单位增益带宽BWG一定要足够大，像通用型集成运放是不能适合于高速应用的场合的。这就让高速型运算放大器产生了。
上传时间： 2013-12-02
上传用户：shawvi
本代码提供读取Segy格式地震数据的SegyReader类（C++） 在segy.h文件中有segy卷头/道头的每一个字段的中文详细说明,方便大家查询使用. 另外, 使用QT3.x制作的GUI界面程序, 可以选择一个segy文件, 使用SegyReader类读取并显示相关信息在界面上. ===sr.exe的执行需要QT3.3.4的dll文件(因文件较大故未加入，需要者安装QT3.3.4或与本人联系)，在主界面上执行菜单 File -> Open，选择提供的test.sgy文件即可
标签： segy SegyReader Segy QT
上传时间： 2014-07-02
上传用户：hj_18
FPGA Architecture: Survey and Challenges Ian Kuon1, Russell Tessier2 and Jonathan Rose1 1 The Edward S. Rogers Sr. Department of Electrical and Computer Engineering, University of Toronto, Toronto, ON, Canada, {ikuon, jayar}@eecg.utoronto.ca 2 Department of Electrical and Computer Engineering, University of Massachusetts, Amherst, MA, USA, tessier@ecs.umass.edu
标签： Architecture Challenges and Jonathan
上传时间： 2013-11-25
上传用户：yuchunhai1990
本程序为自己在学习操作系统时独立根据书上所述的银行家算法制作而成，包括一个数组输入函数（Sr()），数组输出函数（Pr()）和一个判断函数（test()），并通过指针传递参数，可以自定义进程数目和资源种类数目（源程序限10个以内，可自行更改数组）。 注：本程序是在linux环境下通过gcc编译器编译成功的。若移植到windows环境下可能在汉字显示部分出现乱码。
上传时间： 2016-12-07
上传用户：lhw888
适用MCU: TI MSP430 5XX 适用ucos-ii版本：2.86 编译环境：IAR4.11B 主要的工作： 在MICRIUM网站上430移植代码的基础上进行了修改：5XX系列PC寄存器为20位，堆栈的宽度仍为16位，因此在对PC和SR的压栈处理上做了修改；另外在汇编程序里调用HOOK函数的CALL XXX 改成 CALLA XXX
上传时间： 2014-01-27
上传用户：Pzj
Input : A set S of planar points Output : A convex hull for S Step 1: If S contains no more than five points, use exhaustive searching to find the convex hull and return. Step 2: Find a median line perpendicular to the X-axis which divides S into SL and SR SL lies to the left of SR . Step 3: Recursively construct convex hulls for SL and SR. Denote these convex hulls by Hull(SL) and Hull(SR) respectively. Step 4: Apply the merging procedure to merge Hull(SL) and Hull(SR) together to form a convex hull. Time complexity: T(n) = 2T(n/2) + O(n) = O(n log n)
标签： contains Output convex planar
上传时间： 2017-02-19
上传用户：wyc199288
RS_latch using vhdl, When using static gates as building blocks, the most fundamental latch is the simple SR latch, where S and R stand for set and reset. It can be constructed from a pair of cross-coupled NOR (Not OR) logic gates. The stored bit is present on the output marked Q. Normally, in storage mode, the S and R inputs are both low, and feedback maintains the Q and Q outputs in a constant state, with Q the complement of Q. If S (Set) is pulsed high while R is held low, then the Q output is forced high, and stays high when S returns to low similarly, if R (Reset) is pulsed high while S is held low, then the Q output is forced low, and stays low when R returns to low.
标签： using fundamental the RS_latch
上传时间： 2017-07-30
上传用户：努力努力再努力
数字对讲机DMR技术标准的空中接口协议，适合对讲机研发和测试的技术人员参考。
上传时间： 2017-05-26
上传用户：huliyou888
文章大概介绍了DMR 服务器和设备，技术背景和语音方面，协议和服务性能以及编码方式和寻址方式的指导。适合数字无线通信的相关工程师使用
标签： 数字对讲机DMR制式资料
上传时间： 2017-05-26
上传用户：huliyou888
HC-SR manual -----------------------------------
上传时间： 2017-11-12
上传用户：lordi
