SDR-SDRAM

实现对TMS320V5502 DSP芯片片外EMIF存储器的访问。此芯片支持和SDRAM的无缝连接

实现对TMS320V5502 DSP芯片片外EMIF存储器的访问。此芯片支持和SDRAM的无缝连接，应用方便，只需设置几个寄存器即可工作

标签： SDRAM V5502 320V 5502

上传时间： 2016-11-28

上传用户：fanboynet
DE2开发板提供的四端口SDRAM驱动

DE2开发板提供的四端口SDRAM驱动，用户不需要对SDRAM直接操作，把SDRAM对用户透明化

标签： SDRAM DE2 开发板端口

上传时间： 2016-11-29

上传用户：894898248
关于DDR SDRAM的详细原理和时序分析,对于开发设计有很大使用价值

关于DDR SDRAM的详细原理和时序分析,对于开发设计有很大使用价值

标签： SDRAM DDR 时序分析开发设计

上传时间： 2013-12-02

上传用户：894898248
sdram接口的vhdl实现,适用于lattice的FPGA

sdram接口的vhdl实现,适用于lattice的FPGA，内含状态机和各个模块的具体实现

标签： lattice sdram FPGA vhdl

上传时间： 2013-12-23

上传用户：hgy9473
sdram 控制器的verilog 实现

sdram 控制器的verilog 实现，包括用户逻辑和控制器的设计

标签： verilog sdram 控制器

上传时间： 2013-12-12

上传用户：
ddr sdram 的vhdl实现

ddr sdram 的vhdl实现，包括各个模块的实现以及仿真文件

标签： sdram vhdl ddr

上传时间： 2016-12-05

上传用户：jichenxi0730
S3C2440芯片ARM嵌入式平台的64MB的SDRAM测试程序

S3C2440芯片ARM嵌入式平台的64MB的SDRAM测试程序，ADS编译。可以用于YLP2440开发板的测试程序

标签： S3C2440 SDRAM ARM 64

上传时间： 2016-12-13

上传用户：TRIFCT
DDR SDRAM控制器的VHDL源代码

DDR SDRAM控制器的VHDL源代码，含详细设计文档。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides the required Delay Locked Loop (DLL), Digital Phase Shift (DPS), and Digital Frequency Synthesis (DFS) functions. This application note describes a controller design for a 16-bit DDR SDRAM. The application note and reference design are enhanced versions of XAPP200 targeted to the Virtex-II series of FPGAs. At a clock rate of 133 MHz, 16-bit data changes at both clock edges. The reference design is fully synthesizable and achieves 133 MHz performance with automatic place and route tools.

标签： SDRAM VHDL DDR 控制器

上传时间： 2014-11-01

上传用户：l254587896
标准SRD SDRAM控制器参考设计

标准SRD SDRAM控制器参考设计，altera提供 Verilog代码,带有使用手册，大家试试交流一下

标签： SDRAM SRD 标准控制器

上传时间： 2014-01-04

上传用户：xg262122
TMS320DM642 SDRAM PCB预仿真

TMS320DM642 SDRAM PCB预仿真

标签： SDRAM TMS 320 642

上传时间： 2013-11-26

上传用户：liuchee