本论文来自于863项目基于光互连自组织内存服务体系(简称MemoryBox)。本文主要研究Memory Box系统中基于可重配置计算架构，软硬件携同设计方法，在XILINX VIRTEX 2 Pro FPGA上设计实现嵌入式系统。由于嵌入式系统是Memory Box工作的平台，所以硬件应具有良好的扩展性、灵活性，软件应具有优良的稳定性。在硬件平台选型时，我们选择的是基于高性能Xilinx VIRTEX2 Pro的自制开发板。嵌入式系统软硬件开发平台选用的是Xilinx EDK、ISE。内核移植所用的交叉开发工具链为powerpc-405-linux-gnu。该交叉开发工具链工作在Red Hat Enterprise LINUX．AS 4平台下。 本论文主要包括三部分工作：首先是硬件设计，其核心是EDK和ISE设计的SOPC工程；然后是嵌入式LINUX内核移植与调试；最后完成存储管理软件的设计。完全用硬件实现系统要求的各种存储管理功能极其困难。而通过移植内核，存储管理软件以运行在Linux内核上的应用软件的形式实现了其功能。存储管理软件要解决共享冲突，负载均衡，远程内存与本地内存的地址一致性以及对海量内存阵列的重新编址等问题，设计出较完善的Memory Box的存储管理模型。
上传时间： 2013-06-11
上传用户：tyler
近年来，随着多媒体技术的迅猛发展，电子、计算机、通讯和娱乐之间的相互融合、渗透越来越多，而数字音频技术则是应用最为广泛的技术之一。MP3(MPEG-1 Audio LayerⅢ)编解码算法作为数字音频的解决方案，在便携式多媒体产品中得到了广泛流行。 在已有的便携式MP3系统实现方案中，低速处理器与专用硬件结合的SOC设计方案结合了硬件实现方式和软件实现方式的优点，具有成本低、升级容易、功能丰富等特点。IMDCT(反向改进离散余弦变换)是编解码算法中一个运算量大调用频率高的运算步骤，因此适于硬件实现，以降低处理器的开销和功耗，来提高整个系统的性能。 本文首先阐述了MP3音频编解码标准和流程，以及IMDCT常用的各种实现算法。在此基础上选择了适于硬件实现的递归循环实现方法，并在已有算法的基础上进行了改进，减小了所需硬件资源需求并保持了运算速度。接着提出了模块总体设计方案，结合算法进行了实现结构的优化，并在EDA环境下具体实现，用硬件描述语言设计、综合、仿真，且下载到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在减小硬件资源的同时快速地实现了IMDCT，经验证功能正确。
上传时间： 2013-06-11
上传用户：亮剑2210
本文进行了基于FPGA的GPS直序伪码扩频接收机的设计和数字化硬件实现。论文首先对GPS卫星导航定位系统进行了分析，并对与数字化接收机直接相关联的GPS信号中频部分结合实际系统要求进行了设计和分析，由此确定了数字化伪码捕获跟踪接收机研制的具体要求，之后完成了接收机中频数字化方案设计。同时对伪码捕获跟踪后端的载波捕获跟踪的实现方案进行了描述和分析。最后利用EDA工具在FPGA芯片上实现了GPS数字化接收机的伪码捕获跟踪。 受工作环境的制约，GPS卫星接收机系统首先表现为功率受限系统，接收机必须满足在低信噪比条件下工作。同时接收机与卫星间高动态产生的多普勒频率，给接收机实现快速捕获带来了难度。通过仿真分析，综合了实现难度和性能两方面因素，针对小信噪比工作条件提出了改进型的序贯伪码捕获实施方案。同时按照捕获概率和时间的要求，对接收机偏压、上、下门限、NCO增益等进行了设计和仿真分析，确定了捕获的数字化实现方案，伪码跟踪采用超前滞后环方案。捕获完成后可使本地伪码与接收伪码的相对误差保持在±1/4码元范围内，而跟踪环路的跟踪范围为±4/3码元，保证了捕获到跟踪的可靠衔接，同时采用可变环路带宽措施解决了跟踪速度和精度的矛盾。 在数字化实现设计中，给出了详细的数字化实现方案和分析，这样在保证工作精度的同时尽量减少硬件资源的开销，利用EDA工具，采用Veilog设计语言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成数字化接收机伪码捕获跟踪的实现，并在其开发平台上对数字化接收机进行了仿真验证，在给定的工作条件下达到了设计性能和指标要求。
上传时间： 2013-04-24
上传用户：15510133306
一般由信源发出的数字基带信号含有丰富的低频分量，甚至直流分量，这些信号往往不宜直接用于传输，易产生码间干扰进而直接影响传输的可靠性，因而要对其进行编码以便传输。传统的井下信号在传输过程中普遍采用曼彻斯特码的编解码方式，而该方式的地面解码电路复杂。FPGA(现场可编程门阵列)作为一种新兴的可编程逻辑器件，具有较高的集成度，能将编解码电路集成在一片芯片上，而HDB3码(三阶高密度双极性码)具有解码规则简单，无直流，低频成份少，可打破长连0和提取同步方便等优点。基于上述情况，本文提出了基于FPGA的}tDB3编译码设计方案。 该研究的总体设计方案包括用MATLAB进行HDB3编译码算法的验证，基于FPGA的HDB3码编译码设计与仿真，结果分析与比较三大部分。为了保证该设计的可靠性，首先是进行编译码的算法验证；其次通过在FPGA的集成设计环境QuartusⅡ软件中完成HDB3码的编译、综合、仿真等步骤，通过下载电缆下载到特定的FPGA芯片上，用逻辑分析仪进行时序仿真；最后将算法验证结果与仿真结果作一对比，分析该研究的可行性与可靠性。 研究表明，基于FPGA的HDB3编译码设计具有体积小，译码简单，编程灵活，集成度高，可靠等优点。
上传时间： 2013-04-24
上传用户：siguazgb
频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法：检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M/T法的测频原理，已经出现了等精度的测频方法，但是还存在±1的计数误差。因此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度澳孽频方法所存在±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的编写出了设计程序，并在MAX+PLUS Ⅱ软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间： 2013-04-24
上传用户：qqoqoqo
主要讲述静电放电、射频辐射电磁场、电快速瞬变脉 冲群、雷击浪涌、由射频场引起的传导干扰、工频磁场、 电压跌落和衰减振荡波等八项抗扰度试验，其中前七项试 验在通用抗扰度标准中已经见到；后一项试验（衰减振荡 波抗扰度试验）则在电力系统设备的抗扰度试验中经常可 以见到。考虑到国内在引进生产家用电器的企业中经常采 用的高频噪声模拟器，本章予以补充介绍。此外，汽车工 业在我国的迅速发展，拉动了与之配套的汽车电子与电器 行业的迅速发展。对后者的质量控制与检测问题便成为业 内人士所关注的一个热点。
上传时间： 2013-05-24
上传用户：fxf126@126.com
不是本人文章，无意中看到，感觉不错，上传与大家分享，共同进步。
标签：
上传时间： 2013-06-02
上传用户：ziyu_job1234
未来战争将以信息化战场为支撑，以信息化武器装备为主导，以信息化作战为主要方式，信息安全是实施信息防御、夺取制信息权、获取信息优势的关键要素，其建设与发展面临新的挑战和日益广泛的应用需求。 信息安全装备是适应新时期军事通信建设的需求、保证军事信息安全、军队指挥系统顺畅的重要方面，深度包过滤技术是我军信息安全领域的重要技术之一。进行深度包过滤技术的研究与实现具有非常重要的意义。 本文所做的工作主要有以下几个方面： 1、提出了一种效率更高的字符串搜索算法OBM； 2、设计了过滤策略； 3、设计了各过滤规则/特征码的数据结构及整体数据结构； 4、在FPGA中设计实现了QBM算法； 5、基于FPGA+FLASH结构，设计了深度包过滤器整体方案，设计实现了一款既有访问控制能力又有内容过滤特点，高效、可配置、能反馈的内容过滤器； 6、对所完成的设计进行了仿真，并给出了性能评估。
上传时间： 2013-05-29
上传用户：夜月十二桥
遗传算法是一种基于自然选择原理的优化算法，在很多领域有着广泛的应用。但是，遗传算法使用计算机软件实现时，会随着问题复杂度和求解精度要求的提高，产生很大的计算延时，这种计算的延时限制了遗传算法在很多实时性要求较高场合的应用。为了提升运行速度，可以使用FPGA作为硬件平台，设计数字系统完成遗传算法。和软件实现相比，硬件实现尽管在实时性和并行性方面具有很大优势，但同时会导致系统的灵活性不足、通用性不强。本文针对上述矛盾，使用基于功能的模块化思想，将基于FPGA的遗传算法硬件平台划分成两类模块：系统功能模块和算子功能模块。针对不同问题，可以在保持系统功能模块不变的前提下，选择不同的遗传算子功能模块完成所需要的优化运算。本文基于Xilinx公司的Virtex5系列FPGA平台，使用VerilogHDL语言实现了伪随机数发生模块、随机数接口模块、存储器接口/控制模块和系统控制模块等系统功能模块，以及基本位交叉算子模块、PMX交叉算子模块、基本位变异算子模块、交换变异算子模块和逆转变异算子模块等遗传算法功能模块，构建了系统功能构架和遗传算子库。该设计方法不仅使遗传算法平台在解决问题时具有更高的灵活性和通用性，而且维持了系统架构的稳定。本文设计了多峰值、不连续、不可导函数的极值问题和16座城市的旅行商问题 (TSP)对遗传算法硬件平台进行了测试。根据测试结果，该硬件平台表现良好，所求取的最优解误差均在1％以内。相对于软件实现，该系统在求解一些复杂问题时，速度可以提高2个数量级。最后，本文使用FPGA实现了粗粒度并行遗传算法模型，并用于 TSP问题的求解。将硬件平台的运行速度在上述基础上提高了近1倍，取得了显著的效果。关键词：遗传算法，硬件实现，并行设计，FPGA，TSP
上传时间： 2013-06-15
上传用户：hakim
本文针对由FPGA构成的高速数据采集系统数据处理能力弱的问题，提出FPGA与单片机实现数据串行通信的解决方
上传时间： 2013-04-24
上传用户：cuicuicui
