本文应用EDA技术，基于FPGA器件设计与实现UART，并采用CRC校验。主要工作如下： 1、在异步串行通信电路部分完全用FPGA来实现。选用Xilinx公司的SpartanⅢ系列的XC3S1000来实现异步串行通信的接收、发送和接口控制功能，利用FPGA集成度比较高，具有在线可编程能力，在其完成各种功能的同时，完全可以将串行通信接口构建其中，可根据实际需求分配资源。 2、利用VerilogHDL语言非常容易掌握，功能比VHDL更强大的特点，可以在设计时不断修改程序，来适用不同规模的应用，而且采用Verilog输入法与工艺性无关，利用系统设计时对芯片的要求，施加不同的约束条件，即可设计出实际电路。 3、利用ModelSim仿真工具对程序进行功能仿真和时序仿真，以验证设计是否能获得所期望的功能，确定设计程序配置到逻辑芯片之后是否可以运行，以及程序在目标器件中的时序关系。 4、为保证数据传输的正确性，采用循环冗余校验CRC(CyclicRedundancyCheck)，该编码简单，误判概率低，为了减少硬件成本，降低硬件设计的复杂度，本设计通过CRC算法软件实现。 实验结果表明，基于EDA技术的现场可编程门阵列FPGA集成度高，结构灵活，设计方法多样，开发周期短，调试方便，修改容易，采用FPGA较好地实现了串行数据的通信功能，并对数据作了一定的处理，本设计中为CRC校验。另外，可以利用FPGA的在线可编程特性，对本设计电路进行功能扩展，以满足更高的要求。
上传时间： 2013-04-24
上传用户：Altman
数据采集处理技术是现代信号处理的基础，广泛应用于雷达、声纳、软件无线电、瞬态信号测试等领域。随着信息科学的飞速发展，人们面临的信号处理任务越来越繁重，对数据采集处理系统的要求也越来越高。近年来FPGA由于其设计灵活性、更强的适应性及可重构性，结合SDRAM的高速、大容量、价格优势，在设计高速实时数据采集系统时受到了广泛的关注。 本课题重点研究了基于FPGA与DDR2-SDRAM的高速实时数据采集系统的设计与实现技术，为需要大容量存储器的系统设计提供了新的思路。在深入研究了DDR2-SDRAM器件的基本构造与工作原理的基础上，结合成熟的商业化IP核，提出了基于FPGA与DDR2-SDRAM的高速实时数据采集系统的设计方案，并从总体设计构想到各逻辑细节实现都进行了详细描述。根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
上传时间： 2013-06-24
上传用户：lansedeyuntkn
纹理映射在计算机图形计算中属于光栅化阶段，处理的是像素，主要的特点是数据的吞吐量大，对实时系统来说转换的速度是一个关键的因素，人们寻求各种加速算法来提高运算速度。传统的方法是用更快的处理器，并行算法或专用硬件。随着数字技术的发展，尤其是可编程逻辑门阵列(FPGAs)的发展，提供了一种新的加速方法。FPGAs在密度和性能上都有突破性的发展，当前的FPGA芯片已经能够运算各种图形算法，而在速度上与专用的图形卡硬件相同。因此，FPGA芯片非常适合这项工作。 本文主要工作包括以下几个方面： 1、本文提出了一种MIPmapping纹理映射优化方法，改进了MIPmapping映射细化层次算法及纹理图像的存储方式，减少纹理寻址的计算量，提高纹理存储的相关性。详细内容请阅读第三章。 2、提出了一种MIPmapping纹理映射优化方法的硬件实现方案，该方案针对移动设备对功耗和面积的要求，以及分辨率不高的特点，在参数空间到纹理地址的计算中用定点数来实现。详细内容请阅读第四章。 3、实现了纹理映射流水线单元纹理地址产生电路，及纹理滤波电路的FPGA设计，并给出设计的综合和仿真结果。详细内容请阅读第五章4、实现了符合IEEE 754单精度标准的乘法、乘累加及除法运算器电路。乘法器采用改进型Booth编码电路以减少部分积数量，用Wallace对部分积进行压缩；乘累加器采用multiply-add fused算法，对关键路径进行了优化；除法器为基于改进型泰勒级数展开的查找表结构实现，查找表尺寸只有208字节，电路为固定时延，在电路尺寸、延时及复杂度方面进行了较好的平衡。
上传时间： 2013-04-24
上传用户：yxvideo
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。 555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555 定时器的内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 A1 的反相输入端的电压为 2VCC /3，A2 的同相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 A2 的输出为 1，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 A1 的输出为 1，A2 的输出为 0，可将 RS 触发器置 0，使输出为 0 电平。
上传时间： 2013-10-15
上传用户：PresidentHuang
基于图形处理器单元（GPU）提出了一种帧间差分与模板匹配相结合的运动目标检测算法。在CUDA-SIFT（基于统一计算设备架构的尺度不变特征变换）算法提取图像匹配特征点的基础上，优化随机采样一致性算法（RANSAC）剔除图像中由于目标运动部分产生的误匹配点，运用背景补偿的方法将静态背景下的帧间差分目标检测算法应用于动态情况，实现了动态背景下的运动目标检测，通过提取目标特征与后续多帧图像进行特征匹配的方法最终实现自动目标检测。实验表明该方法对运动目标较小、有噪声、有部分遮挡的图像序列具有良好的目标检测效果。
上传时间： 2013-10-09
上传用户：ifree2016
设计了水声信号发生系统中的功率放大电路，可将前级电路产生的方波信号转换为正弦信号，同时进行滤波、功率放大，使其满足换能器对输入信号的要求。该电路以单片机AT89C52，集成6阶巴特沃思低通滤波芯片MF6以及大功率运算放大器LM12为核心，通过标准RS232接口与PC进行通信，实现信号增益的程控调节，对干扰信号具有良好的抑制作用。经调试该电路工作稳定正常，输出波形无失真，在输出功率以及放大增益、波纹系数等方面均满足设计要求。 This paper presented a design and implementation of underwater acoustic power amplifer. This circuit converted the rectangle signal generated by frontend circuit into the sine signal， then filtered and power amplification， it meets the requirements of the transducer.Included AT89C52， 6th order Butterworth filter MF6， hipower amplififier LM12.Communication with PC through the RS232 port. The signal gain is adjustable and could be remote controlled. It has a good inhibitory effect on the interference signal. After debugged， this circuit works stable， the output waveform has no distortion， it meets the design requirement in outprt power， amplifier gain and ripple factor.
上传时间： 2013-11-20
上传用户：qwe1234
数字与模拟电路设计技巧IC与LSI的功能大幅提升使得高压电路与电力电路除外，几乎所有的电路都是由半导体组件所构成，虽然半导体组件高速、高频化时会有EMI的困扰，不过为了充分发挥半导体组件应有的性能，电路板设计与封装技术仍具有决定性的影响。 模拟与数字技术的融合由于IC与LSI半导体本身的高速化，同时为了使机器达到正常动作的目的，因此技术上的跨越竞争越来越激烈。虽然构成系统的电路未必有clock设计，但是毫无疑问的是系统的可靠度是建立在电子组件的选用、封装技术、电路设计与成本，以及如何防止噪讯的产生与噪讯外漏等综合考虑。机器小型化、高速化、多功能化使得低频/高频、大功率信号/小功率信号、高输出阻抗/低输出阻抗、大电流/小电流、模拟/数字电路，经常出现在同一个高封装密度电路板，设计者身处如此的环境必需面对前所未有的设计思维挑战，例如高稳定性电路与吵杂(noisy)性电路为邻时，如果未将噪讯入侵高稳定性电路的对策视为设计重点，事后反复的设计变更往往成为无解的梦魇。模拟电路与高速数字电路混合设计也是如此，假设微小模拟信号增幅后再将full scale 5V的模拟信号，利用10bit A/D转换器转换成数字信号，由于分割幅宽祇有4.9mV，因此要正确读取该电压level并非易事，结果造成10bit以上的A/D转换器面临无法顺利运作的窘境。另一典型实例是使用示波器量测某数字电路基板两点相隔10cm的ground电位，理论上ground电位应该是零，然而实际上却可观测到4.9mV数倍甚至数十倍的脉冲噪讯(pulse noise)，如果该电位差是由模拟与数字混合电路的grand所造成的话，要测得4.9 mV的信号根本是不可能的事情，也就是说为了使模拟与数字混合电路顺利动作，必需在封装与电路设计有相对的对策，尤其是数字电路switching时，ground vance noise不会入侵analogue ground的防护对策，同时还需充分检讨各电路产生的电流回路(route)与电流大小，依此结果排除各种可能的干扰因素。以上介绍的实例都是设计模拟与数字混合电路时经常遇到的瓶颈，如果是设计12bit以上A/D转换器时，它的困难度会更加复杂。
上传时间： 2013-11-16
上传用户：731140412
随着高频微波在日常生活上的广泛应用，例如行动电话、无线个人计算机、无线网络等，高频电路的技术也日新月异。良好的高频电路设计的实现与改善，则建立在于精确的组件模型的基础上。被动组件如电感、滤波器等的电路模型与电路制作的材料、制程有紧密的关系，而建立这些组件等效电路模型的方法称为参数萃取。 早期的电感制作以金属绕线为主要的材料与技术，而近年来，由于高频与高速电路的应用日益广泛，加上电路设计趋向轻薄短小，电感制作的材质与技术也不断的进步。例如射频机体电路（RFIC）运用硅材质，微波集成电路则广泛的运用砷化镓（GaAs）技术；此外，在低成本的无线通讯射频应用上，如混合（Hybrid）集成电路则运用有机多芯片模块（MCMs）结合传统的玻璃基板制程，以及低温共烧陶瓷（LTCC）技术，制作印刷式平面电感等，以提升组件的质量与效能，并减少体积与成本。 本章的重点包涵探讨电感的原理与专有名词，以及以常见的电感结构，并分析影响电感效能的主要因素与其电路模型，最后将以电感的模拟设计为例，说明电感参数的萃取。
上传时间： 2013-11-20
上传用户：yuanxiaoqiang
fbvdxn，LED电源恒压与恒流的选择。
上传时间： 2013-10-17
上传用户：taiyang250072
