Android开发教程 Android 是Google开发的基于Linux平台的开源手机操作系统。它包括操作系统、用户界面和应用程序——移动电话工作所需的全部软件，而且不存在任何以往阻碍移动产业创新的专有权障碍，号称是首个为移动终端打造的真正开放和完整的移动软件。Google与开放手机联盟合作开发了 Android，这个联盟由包括中国移动、中国联通、摩托罗拉、高通、宏达电、三星、LG和 T-Mobile 在内的30多家技术和无线应用的领军企业组成。Google通过与运营商、设备制造商、开发商和其他有关各方结成深层次的合作伙伴关系，希望借助建立标准化、开放式的移动电话软件平台，在移动产业内形成一个开放式的生态系统。
上传时间： 2013-06-11
上传用户：W51631
51单片机程序设计与实验，51单片机程序设计与实验
上传时间： 2013-04-24
上传用户：dave520l
随着信息社会的发展，人们要处理的各种信息总量变得越来越大，尤其在处理大数据量与实时处理数据方面，对处理设备的要求是非常高的。为满足这些要求，实时快速的各种CPU、处理板应运而生。这类CPU与板卡处理数据速度快，效率高，并且不断的完善与发展。此类板卡要求与外部设备通讯，同时也要进行内部的数据交换，于是板卡的接口设备调试与内部数据交换也成为必须要完成的工作。本文所作的工作正是基于一种高速通用信号处理板的外部接口和内部数据通道的设计。 本文首先介绍了通用信号处理板的应用开发背景，包括此类板卡使用的处理芯片、板上设备、发展概况以及和外部相连的各种总线概况，同时说明了本人所作的主要工作。 其次，介绍了PCI接口的有关规范，给出了通用信号处理板与CPCI的J1口的设计时序；介绍了DDR存储器的概况、电平标准以及功能寄存器，并给出了与DDR．存储器接口的设计时序；介绍了片上主要数据处理器件TS-202的有关概况，设计了板卡与DSP的接口时序。 再次，介绍了Altera公司FPGA的程序设计流程，并使用VHDL语言编程完成各个模块之间的数据传递，并重点介绍了DDR控制核的编写。 再次，介绍了WDM驱动程序的结构，程序设计方法等。 最后，通过从工控机向通用信号处理板写连续递增的数据验证了整个系统已经正常工作。实现了信号处理板内部数据通道设计以及与外部接口的通讯；并且还提到了对此设计以后地完善与发展。 本文所作的工作如下： 1、设计完成了处理板各接口时序，使处理板可以从接口接受/发送数据。 2、完成了FPGA内部的数据通道的设计，使数据可以从CPCI准确的传送到DSP进行处理，并编写了DSP的测试程序。 3、完成了DDR SDRAM控制核的VHDL程序编写。 4、完成了PCI驱动程序的编写。
上传时间： 2013-06-30
上传用户：唐僧他不信佛
随着信息技术的发展，系统级芯片SoC(System on a Chip)成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Arrav)上的实现，对SoC设计作了初步研究。 在对Intel MCS-8051的汇编指令集进行了深入地分析的基础上，按照至顶向下的模块化的高层次设计流程，对8位CPU进行了顶层功能和结构的定义与划分，并逐步细化了各个层次的模块设计，建立了具有CPU及定时器，中断，串行等外部接口的模型。 利用5种寻址方式完成了8位CPU的数据通路的设计规划。利用有限状态机及微程序的思想完成了控制通路的各个层次模块的设计规划。利用组合电路与时序电路相结合的思想完成了定时器，中断以及串行接口的规划。采用边沿触发使得一个机器周期对应一个时钟周期，执行效率提高。使用硬件描述语言实现了各个模块的设计。借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线；在Synplify pro综合工具中完成了综合；使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。 设计了一个通用的扩展接口控制器对原有的8位处理器进行扩展，加入高速DI，DO以及SPI接口，增强了8位处理器的功能，可以用于现有单片机进行升级和扩展。 本设计的CPU全面兼容MCS-51汇编指令集全部的111条指令，在时钟频率和指令的执行效率指标上均优于传统的MCS-51内核。本设计以硬件描述语言代码形式存在可与任何综合库、工艺库以及FPGA结合开发出用户需要的固核和硬核，可读性好，易于扩展使用，易于升级，比较有实用价值。本设计通过FPGA验证。
上传时间： 2013-04-24
上传用户：jlyaccounts
矿用隔爆馈电开关是煤矿井下配电系统的关键设备，作为配电开关，用于含有瓦斯或煤尘等爆炸危险环境的矿井中，控制和保护低压供电网络。其性能好坏直接影响着煤矿井下的生产安全和生产效率，而目前国内馈电开关普遍存在集成度低、可靠性差、智能监控水平低等缺点。 本课题将嵌入式网络控制系统应用到馈电开关中，通过对矿山供电系统工作原理、真空馈电开关工作原理以及基于EasyARM2200(Philips LPC2210为处理器、ARM7为内核)嵌入式网络控制系统的研究，实现了总体网络拓扑结构的设计和智能馈电开关控制系统硬件电路的设计；通过对嵌入式实时操作系统的移植、嵌入式TCP/IP协议栈的实现和移植以及基于C/S模式下的套接字编程等的研究和分析，完成了监控主机与嵌入式系统的通信软件和保护控制算法的应用程序的编写，从而实现了矿井地面监控主机与井下嵌入式系统馈电开关的快速通信，解决了地面监控主机对井下馈电回路及电气开关的远程智能监控的难题，最终设计出一套集实时保护控制和远程监控功能于一身的智能型馈电开关网络控制系统。 实验结果表明：在嵌入式系统端的通信软件和监控主机端的通信软件的驱动下，实现了嵌入式系统与监控主机的快速远程通信，通信速度快、可靠性高、可视化效果好，完全满足了监控系统的快速通信要求。 本课题的研究成果为工业控制领域提供了一个开放式、全分布、可互操作性的通信控制平台，为提高煤矿井下设备的远程智能监控水平和安全操控系数提供了新的解决方法，为地面监控系统实现更大规模、更深层次地对井下电气设备的集中控制、分散管理奠定了理论和实践基础。
上传时间： 2013-06-25
上传用户：wl9454
矿用隔爆馈电开关是煤矿井下配电系统的关键设备，用于含有瓦斯或煤尘等爆炸危险环境的矿井中，控制和保护低压供电网络。其性能好坏直接影响着煤矿井下的生产安全和生产效率。 论文将嵌入式网络控制系统应用到馈电开关中，通过对矿山供电系统工作原理、真空馈电开关工作原理以及基于EasyARM2200(Philips LPC2210为处理器、ARM7为内核)嵌入式网络控制系统的研究，实现了总体网络拓扑结构的设计和智能馈电开关控制系统硬件电路的设计；通过对嵌入式实时操作系统的移植、嵌入式TCP/IP协议栈的实现和移植以及基于C/S模式下的套接字编程等的研究和分析，完成了监控主机与嵌入式系统的通信软件和保护控制算法的应用程序的编写，从而实现了矿井地面监控主机与井下嵌入式系统馈电开关的快速通信，解决了地面监控主机对井下馈电回路及电气开关的远程智能监控的难题，设计完成了一套集实时保护控制和远程监控功能于-身的智能型馈电开关网络控制系统。
上传时间： 2013-05-21
上传用户：a937518043
生化分析仪是医疗机构进行临床诊断所必须的仪器之一。它通过对血液等人体体液的分析来测定诸如葡萄糖、胆固醇等生化指标，这些常规生化指标可以帮助医生诊断疾病。生化分析仪在临床诊断和化学检验中具有重要作用。 目前的半自动生化分析仪多以8位单片机为中央处理器，限制了仪器的性能。本文将嵌入式技术应用于生化分析仪的研制当中，选用了32位的ARM9处理器$3C2410A，嵌入Linux操作系统，搭建ARM+Linux的平台，设计了智能型半自动生化分析仪。 本文介绍了生化分析仪的原理——朗伯．比尔定律及其核心部件——光电比色计。对半自动生化分析仪的整体架构进行了说明。 半自动生化分析仪硬件结构上由电源、时钟、复位电路，存储器系统，液路控制系统，光路控制系统，恒温控制系统(包括温度测量和温度控制)，数据采集系统，人机交互系统(包括键盘、触摸屏、液晶显示器LCD和微型打印机)和其他一些接口等组成，对于这些外围硬件模块本文给出了详细设计。 在半自动生化分析仪软件设计方面，本文详细介绍了交叉编译调试环境的建立，引导装载程序U-Boot的移植，Linux内核的裁减与移植，设备驱动程序的设计，文件系统的建立与移植，应用程序的编写与移植。 本生化分析仪的功能包括MiniGUI图形用户界面、运动控制、温度控制、数据处理、打印功能及SQLite数据库管理等。该新型半自动生化分析仪使用方便，性价比高，适用于国内的中小型医疗机构。
上传时间： 2013-04-24
上传用户：ca05991270
随着3G网络建设的展开，移动用户数量逐渐增加，用户和运营商对网络的质量和覆盖要求也越来越高。而在实际工作中，基站成本在网络投资中占有很大比例，并且基站选址是建网的主要难题之一。同基站相比，直放站以其性价比高、建设周期短等优点在我国移动网络上有着大量的应用。目前，直放站已成为提高运营商网络质量、解决网络盲区或弱区问题、增强网络覆盖的主要手段之一。但由于传统的模拟直放站受周边环境因素影响较大、抗干扰能力较差、传输距离受限、功放效率低，同时设备间没有统一的协议规范，无法满足系统厂商与直放站厂商的兼容，所以移动通信市场迫切需要通过数字化来解决这些问题。 本文正是以设计新型数字化直放站为目标，以实现数字中频系统为研究重心，围绕数字中频的相关技术而展开研究。 文章介绍了数字直放站的研究背景和国内外的研究现状，阐述了数字直放站系统的设计思想及总体实现框图，并对数字直放站数字中频部分进行了详细的模块划分。针对其中的数字上下变频模块设计所涉及到的相关技术作详细介绍，涉及到的理论主要有信号采样理论、整数倍内插和抽取理论等，在理论基础上阐述了一些具体模块的高效实现方案，最终利用FPGA实现了数字变频模块的设计。 在数字直放站系统中，降低峰均比是提高功放工作效率的关键技术之一。本文首先概述了降低峰均比的三类算法，然后针对目前常用的几种算法进行了仿真分析，最后在综合考虑降低峰均比效果与实现复杂度的基础上，提出了改进的二次限幅算法。通过仿真验证算法的有效性后，针对其中的噪声整形滤波器提出了“先分解，再合成”的架构实现方式，并指出其中间级窄带滤波器采用内插级联的方式实现，最后整个算法在FPGA上实现。 在软件无线电思想的指导下，本文利用系统级的设计方法完成了WCDMA数字直放站中频系统设计。遵照3GPP等相关标准，完成了系统的仿真测试和实物测试。最后得出结论：该系统实现了WCDMA数字直放站数字中频的基本功能，并可保证在现有硬件不变的基础上实现不同载波间平滑过渡、不同制式间轻松升级。
上传时间： 2013-04-24
上传用户：赵安qw
PWM(脉冲宽度调制)是一种利用数字信号来控制模拟电路的控制技术，广泛应用于电源、电机、伺服系统、通信系统、电子控制器、功率控制等电力电子设备。PWM技术在逆变电路中的应用最为广泛，也是变频技术的核心，同时在机床，液压位置控制系统等机械装置中也发挥着重要的作用。PWM技术已经成为控制领域的一个热点，因此研究PWM发生器对于基础理论的发展和技术的改进都有十分重要的意义。 论文研究的主要内容是用任意波形作为调制信号通过特定的方法来产生所需要的PWM波形，任意波形的合成和PWM波形的生成是两个主要任务。任意波形的合成是课题设计的一个难点，也是影响系统性能的关键因素之一。论文中波形合成采用直接数字频率合成(DDS)技术来实现。DDS技术以相位为地址，通过查找离散幅度数据进行波形合成，具有输出波形相位变化连续、分辨率高、频率转换速率快的优点，而且通过设置控制字可灵活方便地改变输出频率，是目前波形合成的主流方法。 实现PWM发生器的设计方法有多种。在综合比较了单片机、DSP、ARM等常用开发工具特点的基础上，本文提出了一种以可编程逻辑器件(PLD)为主体，单片机辅助配合的设计方法。随着计算机技术和微电了技术的迅速发展，可编程逻辑器件的集成度和容量越来越大，基于PLD的设计方法正逐步成为一种主流于段，是近些年来电子系统设计的一个热点。整个系统分为模拟波形产生、单片机控制电路、FPGA内部功能模块三大部分。FPGA部分的设计是以Altera公司的Quartus Ⅱ软件为开发平台，采用VHDL语言为主要输入手段来完成内部各功能模块的设计输入、编译、仿真等调试工作，目标载体选用性价比比较高的Altera公司的CycloneⅡ系列的器件；单片机控制电路主要负责控制字的设置和显示，波形数据的接受与发送；用MATLAB软件完成仟意波形的绘制和模拟任务。 论文共分五章，详细介绍了课题的背景、PWM发生器的发展和应用以及选题的目的和意义等，论述了系统设计方案的可行性，对外围电路和FPAG内部功能模块的设计方法进行了具体说明，并对仿真结果、系统的性能、存在的问题和改进方法等进行了分析和阐述。整个设计满足PWM发生器的任务和功能要求，设计方法可行。
上传时间： 2013-06-03
上传用户：a155166
《计算机组成原理》是计算机系的一门核心课程。但是它涉及的知识面非常广，内容包括中央处理器、指令系统、存储系统、总线和输入输出系统等方面，学生在学习该课程时，普遍觉得内容抽象难于理解。但借助于该计算机组成原理实验系统，学生通过实验环节，可以进一步融会贯通学习内容，掌握计算机各模块的工作原理，相互关系的来龙去脉。 为了增强实验系统的功能，提高系统的灵活性，降低实验成本，我们采用FPGA芯片技术来彻底更新现有的计算器组成原理实验平台。该技术可根据用户要求为芯片加载由VHDL语言所编写出的不同的硬件逻辑，FPGA芯片具有重复编程能力，使得系统内硬件的功能可以像软件一样被编程，这种称为“软”硬件的全新系统设计概念，使实验系统具有极强的灵活性和适应性。它不仅使该系统性能的改进和扩充变得十分简易和方便，而且使学生自己设计不同的实验变为可能。计算机组成原理实验的最终目的是让学生能够设计CPU，但首先，学生必须知道CPU的各个功能部件是如何工作，以及相互之间是如何配合构成CPU的。因此，我们必须先设计出一个教学用的以FPGA芯片为核心的硬件平台，然后在此基础上开发出VHDL部件库及主要逻辑功能，并设计出一套实验。 本文重点研究了基于FPGA芯片的VHDL硬件系统，由于VHDL的高标准化和硬件描述能力，现代CPU的主要功能如计算，存储，I/O操作等均可由VHDL来实现。同时设计实验内容，包括时序电路的组成及控制原理实验、八位运算器的组成及复合运算实验、存储器实验、数据通路实验、浮点运算器实验、多流水线处理器实验等，这些实验形成一个相互关联的系统。每个实验先由教师讲解原理及原理图，学生根据教师提供的原理图，自己用MAX+PLUSII完成电路输入，学生实验实际上是编写VHDL，不需要写得很复杂，只要能调用接口，然后将程序烧入平台，这样既不会让学生花太多的时间在画电路图上，又能让学生更好的理解每个部件的工作原理和工作过程。 论文首先研究分析了FPGA硬件实验平台，即实验系统的硬件组成。系统采用FPGA-XC4010EPC84，62256CPLD以及其他外围芯片(例如74LS244，74LS275)组成。根据不同的实验要求，规划不同实验控制逻辑。用户可选择不同的实验逻辑，通过把实验逻辑下载到FPGA芯片中构成自己的实验平台。 其次，论文详细的阐述了VHDL模块化设计，如何运用VHDL技术来依次实现CPU的各个功能部件。VHDL语言作为一种国际标准化的硬件描述语言，自1987年获得IEEE批准以来，经过了1993年和2001年两次修改，至今已被众多的国际知名电子设计自动化(EDA)工具研发商所采用，并随同EDA设计工具一起广泛地进入了数字系统设计与研发领域，目前已成为电子业界普遍接受的一种硬件设计技术。再次，论文针对实验平台中遇到的较为棘手的多流水线等问题，也进行了深入的阐述和剖析。学生需要什么样的实验条件，实验内容及步骤才能了解当今CPU所采用的核心技术，才能掌握CPU的设计，运行原理。另外，本论文的背景是需要学生熟悉基本的VHDL知识或技能，因为实验是在编写VHDL代码的前提下完成的。 本文在基于实验室的环境下，基本上较为完整的实现了一个基于FPGA的实验平台方案。在此基础上，进行了部分功能的测试和部分性能方面的分析。本论文的研究，为FPGA在实际系统中的应用提供研究思路和参考方案。论文的研究结果将对FPGA与VHDL标准的进一步发展具有重要的理论和现实意义。
上传时间： 2013-04-24
上传用户：小强mmmm
