本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信系统中和保密系统中。R-S（255，223）码能够检测32字节长度和纠错16字节长度的连续数据错误信息。
标签： CycloneIII RS编码
上传时间： 2013-10-08
上传用户：yuchunhai1990
高清电视HDTV信号发生器，576P逐行，VHDL语言，ALTERA的Quartus II开发平台
上传时间： 2015-07-06
上传用户：yph853211
非常不错的密码学课件(PPT)，共20个文件 1[1].密码学与计算机安全2002-01.ppt 2[1].密码学与计算机安全.ppt 3[1].古典替换密码.ppt 4[1].古典变换密码.ppt 5[1].古典变换密码与乘积密码.ppt 6[1].现代密码学.ppt 7[1].现代分组密码-des.ppt 8[1].数论理论介绍.ppt 9[1].公钥密码学.ppt 10[1].公钥加密算法(续).ppt 11[1].认证、哈希算法.ppt 13[1].数字签名算法.ppt 17[1].ssl协议.rar 18[1].古典替换密码cont.ppt 19[1].可信的计算机系统.ppt 20[1].密钥管理与证书.ppt
标签： 密码
上传时间： 2014-11-26
上传用户：稀世之宝039
这是我们做的一个作业 摸60计数器，用Quartus ii 做的 ，内容齐全 不可不看。
标签： 计数器
上传时间： 2013-12-24
上传用户：xauthu
三八译码器的源代码，在quartus II 6.0中进行进行设计的，有vhdl源代码
上传时间： 2015-09-05
上传用户：181992417
在开发板上实现svga条形信号发生器的源代码，是在quartus II 6.0的开发环境中运行的
上传时间： 2013-12-23
上传用户：dave520l
VHDL实现了IIS接口程序，在Quartus II 6.0上编译通过，在板子上可以读取IIS数据
上传时间： 2014-06-06
上传用户：1427796291
简易数字频率计，用Verilog HDL编写的，基于Quartus II实现，结构清晰，功能较为全面，能满足简单的频率测量要求
标签： 数字频率计
上传时间： 2013-12-08
上传用户：15071087253
FFT的VHDL源文件，经过在Quartus II上的测试无错误
上传时间： 2016-02-24
上传用户：BIBI
6端口寄存器IP内核VHDL源代码，所需的开发环境是QUARTUS II 6.0。
上传时间： 2016-03-14
上传用户：hoperingcong
