📚 Pll技术资料

📦 资源总数：444
💻 源代码：8888
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

🔥 Pll热门资料

查看全部444个资源 »

摘 要: 描述了直接数字频率合成 ( DDS)及锁相频率合成 ( PLL)的原理和特点, 给出了一种利用 A ltera的 CPLD 器件 ( EP M 570)设计 DDS与 PLL信号源的方法。设计电路经过测试, 技术指标达到了预期要求,证明了 基于 CPLD的 DDS + PLL信号源的...

👤 fliang ⬇️ 6 次下载
CPLD

💻 Pll源代码

查看更多 »
💻
pll
💻
pll
💻
pll
💻
pll
💻
pll
💻
pll.c
📂 Pll资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 📚 全部资料 444 个资源