Pll
共 444 篇文章
Pll 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 444 篇文章，持续更新中。
无线通信系统设计报告
本单工无线呼叫系统以MC2833组成的单片调频发射系统作为主站,采用以MC3362作为核心的单片调频接收机作为从站,并且由锁相环频率合成器(PLL)提供高精度的本振。电路能较小失真的传输语音和输入波形信号，具有很高的带负载能力，由于增加了一些小的端子，不仅实现了题目的基本要求，也使得连接变得简单，并且性能稳定。
FPGA设计流程
FPGA中各个部件的功能
• I/O单元，用于引入外部管脚的数字信号
• PLL，用于倍频、分频和移相
• 专用乘法器，预先设计好的乘法器
• Memory Block，用于实现各种存储器（RAM，ROM，FIFO）
• 逻辑阵列，用于实现组合逻辑和触发器
• 布线通道，用于互连上述各种单元
• 全局时钟网络，用于传输时钟信号
Topweaver 1.10
Topweaver 一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。
可编程RF收发器芯片CC1000的原理及应用
CC1000是Chipcon公司新推出的单片可编程RF收发芯片,该芯片集成了射频发射、 射频接收、PLL合成、FSK调制/解调、可编程控制等多种功能;其频率范围为300MHz-1000MHz,灵敏度为
PLL配置详细说明
详细描述了基于QUARTUS2中锁相环PLL的设定方法及其作用。
Topweaver
Topweaver 一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。
基于FPGA技术的激光测距系统研究
本文的研究内容是在激光测距项目基础上进行的，分析了各种激光测距方法的利弊，最终选用脉冲激光测距的实现方式，并且对脉冲激光测距系统做了深入研究。 本文设计了以FPGA为核心的信号处理模块，实现了对激光信号的编码和译码、对激光发射控制时钟的分频、和内部PLL倍频实现内部高频计时时钟等，提高了系统的精度和稳定性。使用并行脉冲计数法，提高了计时精度，分析了可能产生误差的原因，并且对结果做了相应的修正，减小
基于FPGA时间同步技术的实现
基于FPGA时间同步技术的实现 PLL 锁相环技术
介绍三锁相环时钟合成器
The CY2291, CY2292 and CY2295 are three-PLL frequency synthesizers that utilize EPROM technology. Ma
无刷直流电机转子位置检测的新方法
介绍了无刷直流电机无位置传感器转子位置检测的一种新方法。该方法利用非导通相反电势逻辑电平经逻辑处理后得到一脉冲列, 采用PLL 锁相技术将脉冲列倍频, 通过倍频电路计数器的计数值可以精确检测转子位置。
DDS PLL短波频率合成器设计
本文讨论了DDS+PLL 结构频率合成器硬件电路设计中需要考虑的几方面问题并给<BR>出了设计原则，依此原则我们设计了一套短波波段频率合成器，实验结果证实了其可行性。
介绍锁相环时钟发生器CY2254
<P>The CY2254 is a two-PLL clock generator for the Intel TritonTM chipset-based motherboard and othe
基于VXI总线用DDS+PLL技术实现精密时钟源
DDS（直接数字频率合成）技术是一门在频率合成领域的新兴技术，具有响应时间短，<BR>精度高等优点。而PLL（Phase Locked Loop）锁相环技术虽然工作速度慢，但稳定可靠。VXI 总线具有
可编程RFC收发器芯片CC1000的原理及应用
CC1000是Chipcon公司新推出的单片可编程RF收发芯片,该芯片集成了射频发射、射频接收、PLL成、FSK调制/解调、可编程控制等多种功能;其频率范围为300MHz-1000MHz,灵敏度为-1
SA8025锁相环频率合成器性能简介 设计实例及常见问题的解答
The SA8025 is a 3V, 1.8GHz, SSOP 20-pin packaged fractional-N<BR>phase locked-loop (PLL) frequency s
TDA8752B锁相环参数计算方法及参数设定软件的使用
1. METHOD TO FIND THE PLL PARAMETERS:...............................................................
锁相环理论教程,PLL Theory Tutorial
<P>This tutorials discusses the key areas of Phase Locked Loop (PLL) design, covering the main compo
一种改进的全数字锁相环设计
本文在介绍了经典全数字锁相环（all digital PLL, ADPLL）的基础上，提出了具<BR>有捕获锁定未知输入信号频率功能的ADPLL，使用方便，应用广泛。本文详尽的描述了系统的工作原理和关
基于FPGA的红外图像预处理系统
随着红外探测技术和超大规模专用集成电路的发展，实时红外成像系统得到了越来越广泛的应用。如何针对红外图像的特性对红外图像进行实时处理，得到能真实反映探测场景、适合观察分析的红外图像是目前红外成像技术的研究热点。针对红外图像在被采集后立即进行预处理，简化后级数字信号处理单元的繁重任务，在红外成像技术中具有重要意义。本论文主要工作如下： (1)对红外成像的原理、红外图像的形成过程、红外图像的特征以及红外
低速率语音声码器的研究与实现
数字语音通信是当前信息产业中发展最快、普及面最广的业务。语音信号压缩编码是数字语音信号处理的一个方面，它和通信领域联系最为密切。在现有的语音编码中，美国联邦标准混合激励线性预测（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的码率下取得了较好的语音质量，具有广阔的应用前景。 FPGA作为一种快速、高效的硬件平台在数字信号处理和通信领域具有着独特的优势