一种改进的全数字锁相环设计

相 关 资 源

• 一种改进的全数字锁相环设计 一种改进的全数字锁相环设计免费下载

  资源简介：一种改进的全数字锁相环设计 一种改进的全数字锁相环设计

  标签： 全数字 锁相环

  上传时间： 2013-12-24

  上传用户：stampede

• 基于FPGA的全数字锁相环设计免费下载

  资源简介：基于FPGA的全数字锁相环设计,内有设计过程和设计思想

  标签： FPGA 全数字 锁相环

  上传时间： 2013-08-13

  上传用户：fqscfqj

• 用于时钟恢复的全数字锁相环设计免费下载

  资源简介：用于时钟恢复的全数字锁相环设计，可以去掉时钟的抖动。

  标签： 时钟恢复 全数字 锁相环

  上传时间： 2016-05-22

  上传用户：stewart·

• 基于FPGA的全数字锁相环设计,内有设计过程和设计思想免费下载

  资源简介：基于FPGA的全数字锁相环设计,内有设计过程和设计思想

  标签： FPGA 全数字 锁相环 过程

  上传时间： 2017-02-10

  上传用户：evil

• 一种可编程的全数字锁相环的丝线,可以用来做一个小的课程设计免费下载

  资源简介：一种可编程的全数字锁相环的丝线,可以用来做一个小的课程设计

  标签： 可编程 全数字 锁相环

  上传时间： 2014-02-10

  上传用户：xwd2010

• 介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器免费下载

  资源简介：介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器，可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理，提出了各单元电路的设计和实现方法，并给出了关键部件的VHDI 代码，最...

  标签： 环路滤波器 全数字 锁相环 设计实现

  上传时间： 2017-08-18

  上传用户：love_stanford

• 用verilog语言编写的全数字锁相环的源代码,基于fpga平台免费下载

  资源简介：用verilog语言编写的全数字锁相环的源代码,基于fpga平台

  标签： verilog fpga 语言 编写

  上传时间： 2015-06-13

  上传用户：wanqunsheng

• 比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。免费下载

  资源简介：比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。

  标签： VHDL 比较 全数字 分

  上传时间： 2013-12-23

  上传用户：362279997

• 基于VHDL的全数字锁相环的设计 有关键部分的源代码 hehe !免费下载

  资源简介：基于VHDL的全数字锁相环的设计 有关键部分的源代码 hehe !

  标签： VHDL hehe 全数字 锁相环

  上传时间： 2015-12-18

  上传用户：hgy9473

• 一个自己编写的全数字锁相环及其测试向量免费下载

  资源简介：一个自己编写的全数字锁相环及其测试向量，比较简单但功能基本达到。

  标签： 编写 全数字 测试 向量

  上传时间： 2013-12-22

  上传用户：xinzhch

• 采用用verilog语言编写的全数字锁相环的源代码免费下载

  资源简介：采用用verilog语言编写的全数字锁相环的源代码，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈

  标签： verilog

  上传时间： 2022-05-21

  上传用户：yiyewumian

• 全数字锁相环原程序免费下载

  资源简介：很好的全数字锁相环源程序，大家有需要的可以看看

  标签： 锁相环

  上传时间： 2022-07-21

  上传用户：lipengxu

• 应用于十万门FPGA的全数字锁相环设计免费下载

  资源简介：在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时...

  标签： FPGA 应用于 全数字 锁相环

  上传时间： 2013-07-06

  上传用户：LouieWu

• 本文在说明全数字锁相环的基础上免费下载

  资源简介：本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并 给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关的问题进行了讨论。

  标签： 全数字 锁相环

  上传时间： 2014-01-10

  上传用户：asddsd

• 基于DSP Builder的带宽自适应全数字锁相环的设计与实现免费下载

  资源简介：该文档为基于DSP Builder的带宽自适应全数字锁相环的设计与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

  标签： dsp

  上传时间： 2022-04-30

  上传用户：hbsun

• 基于FPGA的全数字锁相环的设计免费下载

  资源简介：随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。然而传统的锁相环大多是数模混合电路，在工艺上与系统芯片中的数字电路存在兼容问题。因此设计一...

  标签： FPGA 全数字 锁相环

  上传时间： 2013-06-08

  上传用户：mosliu

• 技术文章《自采样比例积分控制全数字锁相环的性能分析和实现》有一定参考价值免费下载

  资源简介：技术文章《自采样比例积分控制全数字锁相环的性能分析和实现》有一定参考价值

  标签： 采样 比例 控制 全数字

  上传时间： 2015-08-20

  上传用户：silenthink

• 智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信免费下载

  资源简介：智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信

  标签： VHDL CPLD 全数字 串行通信

  上传时间： 2014-01-07

  上传用户：weiwolkt

• 一篇简单易懂的关于数字锁相环概念原理设计的经典文章免费下载

  资源简介：一篇简单易懂的关于数字锁相环概念原理设计的经典文章

  标签： 数字锁相环

  上传时间： 2014-01-04

  上传用户：hasan2015

• 一种方便的全数字时钟频率转换电路设计免费下载

  资源简介：一种方便的全数字时钟频率转换电路设计，不使用PLL，转换档位多，资源占用少。

  标签： 全数字 时钟 频率转换 电路设计

  上传时间： 2013-12-19

  上传用户：a3318966

• 一阶全数字锁相环VERLOGIC程序代码免费下载

  资源简介：一阶全数字锁相环VERLOGIC程序代码，调试通过。

  标签： VERLOGIC 全数字 代码 锁相环

  上传时间： 2013-12-15

  上传用户：caixiaoxu26

• 全数字锁相环电路的研制免费下载

  资源简介：全数字锁相环电路的研制，使用的是VHDL语言

  标签： 全数字 锁相环电路

  上传时间： 2017-02-01

  上传用户：坏天使kk

• 智能 全数字锁相环的设计免费下载

  资源简介：智能 全数字锁相环的设计

  标签： 全数字 锁相环

  上传时间： 2013-12-14

  上传用户：498732662

• 全数字锁相环（ADPLL)的部分源程序代码免费下载

  资源简介：全数字锁相环（ADPLL)的部分源程序代码，是其中最重要的部分。

  标签： ADPLL 全数字 代码 锁相环

  上传时间： 2017-09-03

  上传用户：liansi

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

  标签： 数据 Q5 PLL 输入

  上传时间： 2014-06-08

  上传用户：daguda

• 全数字锁相环ＶＨＤＬ描述并实现功能仿真免费下载

  资源简介：全数字锁相环ＶＨＤＬ描述并实现功能仿真，另附有图形说明

  标签： 全数字 锁相环 功能仿真

  上传时间： 2014-01-12

  上传用户：shawvi

• 全数字锁相环,包括ＤＰＤ免费下载

  资源简介：全数字锁相环,包括ＤＰＤ，ＤＬＦ，ＤＣＯ．

  标签： 全数字 锁相环

  上传时间： 2015-10-13

  上传用户：yt1993410

• 全数字锁相环 功能与74297相同 提供参数配置免费下载

  资源简介：全数字锁相环 功能与74297相同 提供参数配置

  标签： 74297 全数字 锁相环 参数

  上传时间： 2014-01-01

  上传用户：英雄

• ＦＰＧＡ实现全数字锁相环免费下载

  资源简介：ＦＰＧＡ实现全数字锁相环，利用硬件描述评议verilog HDL，顶层文件ＤＰＬＬ．Ｖ

  标签： 全数字 锁相环

  上传时间： 2014-01-09

  上传用户：1159797854

• 数字锁相环路原理与应用:全数字锁相环。根据本资料可以自己编写代码在计算机上模拟实现。免费下载

  资源简介：数字锁相环路原理与应用:全数字锁相环。根据本资料可以自己编写代码在计算机上模拟实现。

  标签： 数字 全数字 代码 锁相环路

  上传时间： 2016-11-01

  上传用户：edisonfather