📚 PLL技术资料

📦 资源总数：265

💻 源代码：4653

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

🔥 PLL热门资料

查看全部265个资源 »

verilog model of a PLL...

📅 2017-03-25 👤 1159797854

verilog model PLL of

Altera Quartus to Pll Source...

📅 2013-12-19 👤 kristycreasy

Quartus Altera Source Pll

pll matlab程序~~对于系统级别的pll仿真很好~~...

📅 2013-12-26 👤 zhangjinzj

pll matlab 程序仿真

概述PLL的工作原理及完成一个简单的例子....

📅 2017-04-12 👤 zm7516678

PLL 工作原理

基于FPGA和PLL的函数信号发生器时钟部分的实现...

📅 2013-12-18 👤 lht618

FPGA PLL 函数信号发生器时钟

📂 PLL资料分类