This example sets up the PLL in x10/2 mode, divides SYSCLKOUT by six to reach a 25Mhz HSPCLK (assumi This example sets up the PLL in x10/2 mode, divides SYSCLKOUT by six to reach a 25Mhz HSPCLK (assuming a 30Mhz XCLKIN). The clock divider in the ADC... 📅 2014-01-25 👤 ljt101007 SYSCLKOUT example divides HSPCLK
28335电路学习 系统时钟概述 整个时钟电路的原理框图。 时钟电路的原理框图 在使用有源晶振作为外部的时钟源时，DSP片内的晶体振荡电路会被旁路，外部的时钟信号有XCLKIN管脚输入DSP。看门狗定时器取OSCCLK信号作为其输入。C28x的内核会将输入的CLKIN信号转换为SYSCLKOUT信号（这就是... 📅 2016-06-06 👤 1425564266 28335 电路
