工艺流程波峰焊中的成型工作，是生产过程中效率最低的部分之一，相应带来了静电损坏风险并使交货期延长，还增加了出错的机会。双面贴装A面布有大型IC器件，B面以片式元件为主充分利用PCB空间，实现安装面积最小化，效率高单面混装* 如果通孔元件很少，可采用回流焊和手工焊的方式一面贴装、另一面插装* 如果通孔元件很少，可采用回流焊和手工焊的方式
上传时间： 2013-11-14
上传用户：哈哈hah
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上传时间： 2013-10-22
上传用户：pei5
第一部分 信号完整性知识基础.................................................................................5第一章 高速数字电路概述.....................................................................................51.1 何为高速电路...............................................................................................51.2 高速带来的问题及设计流程剖析...............................................................61.3 相关的一些基本概念...................................................................................8第二章 传输线理论...............................................................................................122.1 分布式系统和集总电路.............................................................................122.2 传输线的RLCG 模型和电报方程...............................................................132.3 传输线的特征阻抗.....................................................................................142.3.1 特性阻抗的本质.................................................................................142.3.2 特征阻抗相关计算.............................................................................152.3.3 特性阻抗对信号完整性的影响.........................................................172.4 传输线电报方程及推导.............................................................................182.5 趋肤效应和集束效应.................................................................................232.6 信号的反射.................................................................................................252.6.1 反射机理和电报方程.........................................................................252.6.2 反射导致信号的失真问题.................................................................302.6.2.1 过冲和下冲.....................................................................................302.6.2.2 振荡：.............................................................................................312.6.3 反射的抑制和匹配.............................................................................342.6.3.1 串行匹配.........................................................................................352.6.3.1 并行匹配.........................................................................................362.6.3.3 差分线的匹配.................................................................................392.6.3.4 多负载的匹配.................................................................................41第三章 串扰的分析...............................................................................................423.1 串扰的基本概念.........................................................................................423.2 前向串扰和后向串扰.................................................................................433.3 后向串扰的反射.........................................................................................463.4 后向串扰的饱和.........................................................................................463.5 共模和差模电流对串扰的影响.................................................................483.6 连接器的串扰问题.....................................................................................513.7 串扰的具体计算.........................................................................................543.8 避免串扰的措施.........................................................................................57第四章 EMI 抑制....................................................................................................604.1 EMI/EMC 的基本概念..................................................................................604.2 EMI 的产生..................................................................................................614.2.1 电压瞬变.............................................................................................614.2.2 信号的回流.........................................................................................624.2.3 共模和差摸EMI ..................................................................................634.3 EMI 的控制..................................................................................................654.3.1 屏蔽.....................................................................................................654.3.1.1 电场屏蔽.........................................................................................654.3.1.2 磁场屏蔽.........................................................................................674.3.1.3 电磁场屏蔽.....................................................................................674.3.1.4 电磁屏蔽体和屏蔽效率.................................................................684.3.2 滤波.....................................................................................................714.3.2.1 去耦电容.........................................................................................714.3.2.3 磁性元件.........................................................................................734.3.3 接地.....................................................................................................744.4 PCB 设计中的EMI.......................................................................................754.4.1 传输线RLC 参数和EMI ........................................................................764.4.2 叠层设计抑制EMI ..............................................................................774.4.3 电容和接地过孔对回流的作用.........................................................784.4.4 布局和走线规则.................................................................................79第五章 电源完整性理论基础...............................................................................825.1 电源噪声的起因及危害.............................................................................825.2 电源阻抗设计.............................................................................................855.3 同步开关噪声分析.....................................................................................875.3.1 芯片内部开关噪声.............................................................................885.3.2 芯片外部开关噪声.............................................................................895.3.3 等效电感衡量SSN ..............................................................................905.4 旁路电容的特性和应用.............................................................................925.4.1 电容的频率特性.................................................................................935.4.3 电容的介质和封装影响.....................................................................955.4.3 电容并联特性及反谐振.....................................................................955.4.4 如何选择电容.....................................................................................975.4.5 电容的摆放及Layout ........................................................................99第六章 系统时序.................................................................................................1006.1 普通时序系统...........................................................................................1006.1.1 时序参数的确定...............................................................................1016.1.2 时序约束条件...................................................................................1063.2 高速设计的问题.......................................................................................2093.3 SPECCTRAQuest SI Expert 的组件.......................................................2103.3.1 SPECCTRAQuest Model Integrity .................................................2103.3.2 SPECCTRAQuest Floorplanner/Editor .........................................2153.3.3 Constraint Manager .......................................................................2163.3.4 SigXplorer Expert Topology Development Environment .......2233.3.5 SigNoise 仿真子系统......................................................................2253.3.6 EMControl .........................................................................................2303.3.7 SPECCTRA Expert 自动布线器.......................................................2303.4 高速设计的大致流程...............................................................................2303.4.1 拓扑结构的探索...............................................................................2313.4.2 空间解决方案的探索.......................................................................2313.4.3 使用拓扑模板驱动设计...................................................................2313.4.4 时序驱动布局...................................................................................2323.4.5 以约束条件驱动设计.......................................................................2323.4.6 设计后分析.......................................................................................233第四章 SPECCTRAQUEST SIGNAL EXPLORER 的进阶运用..........................................2344.1 SPECCTRAQuest Signal Explorer 的功能包括：................................2344.2 图形化的拓扑结构探索...........................................................................2344.3 全面的信号完整性(Signal Integrity)分析.......................................2344.4 完全兼容 IBIS 模型...............................................................................2344.5 PCB 设计前和设计的拓扑结构提取.......................................................2354.6 仿真设置顾问...........................................................................................2354.7 改变设计的管理.......................................................................................2354.8 关键技术特点...........................................................................................2364.8.1 拓扑结构探索...................................................................................2364.8.2 SigWave 波形显示器........................................................................2364.8.3 集成化的在线分析(Integration and In-process Analysis) .236第五章 部分特殊的运用...............................................................................2375.1 Script 指令的使用..................................................................................2375.2 差分信号的仿真.......................................................................................2435.3 眼图模式的使用.......................................................................................249第四部分：HYPERLYNX 仿真工具使用指南............................................................251第一章 使用LINESIM 进行前仿真.......................................................................2511.1 用LineSim 进行仿真工作的基本方法...................................................2511.2 处理信号完整性原理图的具体问题.......................................................2591.3 在LineSim 中如何对传输线进行设置...................................................2601.4 在LineSim 中模拟IC 元件.....................................................................2631.5 在LineSim 中进行串扰仿真...................................................................268第二章 使用BOARDSIM 进行后仿真......................................................................2732.1 用BOARDSIM 进行后仿真工作的基本方法...................................................2732.2 BoardSim 的进一步介绍..........................................................................2922.3 BoardSim 中的串扰仿真..........................................................................309
上传时间： 2014-04-18
上传用户：wpt
布线需要考虑的问题很多，但是最基本的的还是要做到周密，谨慎。寄生元件危害最大的情况印刷电路板布线产生的主要寄生元件包括：寄生电阻、寄生电容和寄生电感。例如：PCB 的寄生电阻由元件之间的走线形成；电路板上的走线、焊盘和平行走线会产生寄生电容；寄生电感的产生途径包括环路电感、互感和过孔。当将电路原理图转化为实际的PCB 时，所有这些寄生元件都可能对电路的有效性产生干扰。本文将对最棘手的电路板寄生元件类型— 寄生电容进行量化，并提供一个可清楚看到寄生电容对电路性能影响的示例。
上传时间： 2013-11-18
上传用户：liglechongchong
PCB 布线原则连线精简原则连线要精简，尽可能短，尽量少拐弯，力求线条简单明了，特别是在高频回路中，当然为了达到阻抗匹配而需要进行特殊延长的线就例外了，例如蛇行走线等。安全载流原则铜线的宽度应以自己所能承载的电流为基础进行设计，铜线的载流能力取决于以下因素：线宽、线厚（铜铂厚度）、允许温升等，下表给出了铜导线的宽度和导线面积以及导电电流的关系（军品标准），可以根据这个基本的关系对导线宽度进行适当的考虑。印制导线最大允许工作电流（导线厚50um，允许温升10℃）导线宽度（Mil） 导线电流（A） 其中:K 为修正系数，一般覆铜线在内层时取0.024，在外层时取0.048；T 为最大温升，单位为℃;A 为覆铜线的截面积，单位为mil（不是mm，注意）；I 为允许的最大电流，单位是A。电磁抗干扰原则电磁抗干扰原则涉及的知识点比较多，例如铜膜线的拐弯处应为圆角或斜角（因为高频时直角或者尖角的拐弯会影响电气性能）双面板两面的导线应互相垂直、斜交或者弯曲走线，尽量避免平行走线，减小寄生耦合等。一、 通常一个电子系统中有各种不同的地线，如数字地、逻辑地、系统地、机壳地等，地线的设计原则如下：1、 正确的单点和多点接地在低频电路中，信号的工作频率小于1MHZ，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHZ 时，如果采用一点接地，其地线的长度不应超过波长的1/20，否则应采用多点接地法。2、 数字地与模拟地分开若线路板上既有逻辑电路又有线性电路，应尽量使它们分开。一般数字电路的抗干扰能力比较强，例如TTL 电路的噪声容限为0.4~0.6V，CMOS 电路的噪声容限为电源电压的0.3~0.45 倍，而模拟电路只要有很小的噪声就足以使其工作不正常，所以这两类电路应该分开布局布线。3、 接地线应尽量加粗若接地线用很细的线条，则接地电位会随电流的变化而变化，使抗噪性能降低。因此应将地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm 以上。4、 接地线构成闭环路只由数字电路组成的印制板，其接地电路布成环路大多能提高抗噪声能力。因为环形地线可以减小接地电阻，从而减小接地电位差。二、 配置退藕电容PCB 设计的常规做法之一是在印刷板的各个关键部位配置适当的退藕电容，退藕电容的一般配置原则是：?电电源的输入端跨½10~100uf的的电解电容器，如果印制电路板的位置允许，采Ó100uf以以上的电解电容器抗干扰效果会更好¡���?原原则上每个集成电路芯片都应布置一¸0.01uf~`0.1uf的的瓷片电容，如遇印制板空隙不够，可Ã4~8个个芯片布置一¸1~10uf的的钽电容（最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用钽电容或聚碳酸酝电容）。���?对对于抗噪能力弱、关断时电源变化大的器件，ÈRA、¡ROM存存储器件，应在芯片的电源线和地线之间直接接入退藕电容¡���?电电容引线不能太长，尤其是高频旁路电容不能有引线¡三¡过过孔设¼在高ËPCB设设计中，看似简单的过孔也往往会给电路的设计带来很大的负面效应，为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到£���?从从成本和信号质量两方面来考虑，选择合理尺寸的过孔大小。例如¶6- 10层层的内存模¿PCB设设计来说，选Ó10/20mi（（钻¿焊焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使Ó8/18Mil的的过孔。在目前技术条件下，很难使用更小尺寸的过孔了（当孔的深度超过钻孔直径µ6倍倍时，就无法保证孔壁能均匀镀铜）；对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗¡���?使使用较薄µPCB板板有利于减小过孔的两种寄生参数¡���? PCB板板上的信号走线尽量不换层，即尽量不要使用不必要的过孔¡���?电电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好¡���?在在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地过孔¡四¡降降低噪声与电磁干扰的一些经Ñ?能能用低速芯片就不用高速的，高速芯片用在关键地方¡?可可用串一个电阻的方法，降低控制电路上下沿跳变速率¡?尽尽量为继电器等提供某种形式的阻尼，ÈRC设设置电流阻尼¡?使使用满足系统要求的最低频率时钟¡?时时钟应尽量靠近到用该时钟的器件，石英晶体振荡器的外壳要接地¡?用用地线将时钟区圈起来，时钟线尽量短¡?石石英晶体下面以及对噪声敏感的器件下面不要走线¡?时时钟、总线、片选信号要远ÀI/O线线和接插件¡?时时钟线垂直ÓI/O线线比平行ÓI/O线线干扰小¡? I/O驱驱动电路尽量靠½PCB板板边，让其尽快离¿PC。。对进ÈPCB的的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射¡? MCU无无用端要接高，或接地，或定义成输出端，集成电路上该接电源、地的端都要接，不要悬空¡?闲闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端¡?印印制板尽量使Ó45折折线而不Ó90折折线布线，以减小高频信号对外的发射与耦合¡?印印制板按频率和电流开关特性分区，噪声元件与非噪声元件呀距离再远一些¡?单单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗¡?模模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟¡?对¶A/D类类器件，数字部分与模拟部分不要交叉¡?元元件引脚尽量短，去藕电容引脚尽量短¡?关关键的线要尽量粗，并在两边加上保护地，高速线要短要直¡?对对噪声敏感的线不要与大电流，高速开关线并行¡?弱弱信号电路，低频电路周围不要形成电流环路¡?任任何信号都不要形成环路，如不可避免，让环路区尽量小¡?每每个集成电路有一个去藕电容。每个电解电容边上都要加一个小的高频旁路电容¡?用用大容量的钽电容或聚酷电容而不用电解电容做电路充放电储能电容，使用管状电容时，外壳要接地¡?对对干扰十分敏感的信号线要设置包地，可以有效地抑制串扰¡?信信号在印刷板上传输，其延迟时间不应大于所有器件的标称延迟时间¡环境效应原Ô要注意所应用的环境，例如在一个振动或者其他容易使板子变形的环境中采用过细的铜膜导线很容易起皮拉断等¡安全工作原Ô要保证安全工作，例如要保证两线最小间距要承受所加电压峰值，高压线应圆滑，不得有尖锐的倒角，否则容易造成板路击穿等。组装方便、规范原则走线设计要考虑组装是否方便，例如印制板上有大面积地线和电源线区时（面积超¹500平平方毫米），应局部开窗口以方便腐蚀等。此外还要考虑组装规范设计，例如元件的焊接点用焊盘来表示，这些焊盘（包括过孔）均会自动不上阻焊油，但是如用填充块当表贴焊盘或用线段当金手指插头，而又不做特别处理，（在阻焊层画出无阻焊油的区域），阻焊油将掩盖这些焊盘和金手指，容易造成误解性错误£SMD器器件的引脚与大面积覆铜连接时，要进行热隔离处理，一般是做一¸Track到到铜箔，以防止受热不均造成的应力集Ö而导致虚焊£PCB上上如果有¦12或或方Ð12mm以以上的过孔时，必须做一个孔盖，以防止焊锡流出等。经济原则遵循该原则要求设计者要对加工，组装的工艺有足够的认识和了解，例È5mil的的线做腐蚀要±8mil难难，所以价格要高，过孔越小越贵等热效应原则在印制板设计时可考虑用以下几种方法：均匀分布热负载、给零件装散热器，局部或全局强迫风冷。从有利于散热的角度出发，印制板最好是直立安装，板与板的距离一般不应小Ó2c，，而且器件在印制板上的排列方式应遵循一定的规则£同一印制板上的器件应尽可能按其发热量大小及散热程度分区排列，发热量小或耐热性差的器件（如小信号晶体管、小规模集³电路、电解电容等）放在冷却气流的最上（入口处），发热量大或耐热性好的器件（如功率晶体管、大规模集成电路等）放在冷却Æ流最下。在水平方向上，大功率器件尽量靠近印刷板的边沿布置，以便缩短传热路径；在垂直方向上，大功率器件尽量靠近印刷板上方布置£以便减少这些器件在工作时对其他器件温度的影响。对温度比较敏感的器件最好安置在温度最低的区域（如设备的µ部），千万不要将它放在发热器件的正上方，多个器件最好是在水平面上交错布局¡设备内印制板的散热主要依靠空气流动，所以在设计时要研究空气流动的路径，合理配置器件或印制电路板。采用合理的器件排列方式，可以有效地降低印制电路的温升。此外通过降额使用，做等温处理等方法也是热设计中经常使用的手段¡
上传时间： 2013-11-24
上传用户：气温达上千万的
PCB设计问题集锦 问：PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时，情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误。 答：可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。 问： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：这是有关制造方面的一个检查，您没有相关设定，所以可以不检查。 问： 怎样导出jop文件？答：应该是JOB文件吧？低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件，方法如下STEP：FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下选Current比较好/点击OK/完成然后在低版本的powerPCB与PADS产品中Import保存的ASC文件，再保存为JOB文件。 问： 怎样导入reu文件？答：在ECO与Design 工具盒中都可以进行，分别打开ECO与Design 工具盒，点击右边第2个图标就可以。 问： 为什么我在pad stacks中再设一个via:1(如附件）和默认的standardvi(如附件）在布线时V选择1，怎么布线时按add via不能添加进去这是怎么回事，因为有时要使用两种不同的过孔。答：PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件，如电源类只能用Standard VIA等等，这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。 问：为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?答：首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据. 问：我用ctrl+c复制线时怎设置原点进行复制，ctrl+v粘帖时总是以最下面一点和最左边那一点为原点 答： 复制布线时与上面的MOVE MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍. 问：用(图4)进行修改线时拉起时怎总是往左边拉起(图5)，不知有什么办法可以轻易想拉起左就左，右就右。答： 具体条件不明,请检查一下您的DESIGN GRID,是否太大了. 问： 好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起，而你教程里都会好好的(图8)答：这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。 问： 尊敬的老师:您好！这个图已经画好了，但我只对（如图1）一种的完全间距进行检查，怎么错误就那么多，不知怎么改进。请老师指点。这个图在附件中请老师帮看一下，如果还有什么问题请指出来，本人在改进。谢！！！！！答：请注意您的DRC SETUP窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程. 问： U101元件已建好，但元件框的拐角处不知是否正确，请帮忙CHECK 答：元件框等可以通过修改编辑来完成。问： U102和U103元件没建完全，在自动建元件参数中有几个不明白：如：SOIC--》silk screen栏下spacing from pin与outdent from first pin对应U102和U103元件应写什么数值，还有这两个元件SILK怎么自动设置，以及SILK内有个圆圈怎么才能画得与该元件参数一致。 答：Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin是第一PIN与SILK端点间的距离.请根据元件资料自己计算。
上传时间： 2013-10-07
上传用户：comer1123
关于PCB封装的资料收集整理. 大的来说,元件有插装和贴装.零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。是纯粹的空间概念.因此不同的元件可共用同一零件封装，同种元件也可有不同的零件封装。像电阻，有传统的针插式，这种元件体积较大，电路板必须钻孔才能安置元件，完成钻孔后，插入元件，再过锡炉或喷锡（也可手焊），成本较高，较新的设计都是采用体积小的表面贴片式元件（SMD）这种元件不必钻孔，用钢膜将半熔状锡膏倒入电路板，再把SMD 元件放上，即可焊接在电路板上了。晶体管是我们常用的的元件之一，在DEVICE。LIB库中，简简单单的只有NPN与PNP之分，但实际上，如果它是NPN的2N3055那它有可能是铁壳子的TO—3，如果它是NPN的2N3054，则有可能是铁壳的TO-66或TO-5，而学用的CS9013，有TO-92A，TO-92B，还有TO-5，TO-46，TO-52等等，千变万化。还有一个就是电阻，在DEVICE 库中，它也是简单地把它们称为RES1 和RES2，不管它是100Ω 还是470KΩ都一样，对电路板而言，它与欧姆数根本不相关，完全是按该电阻的功率数来决定的我们选用的1/4W 和甚至1/2W 的电阻，都可以用AXIAL0.3 元件封装，而功率数大一点的话，可用AXIAL0.4,AXIAL0.5等等。现将常用的元件封装整理如下：电阻类及无极性双端元件：AXIAL0.3-AXIAL1.0无极性电容：RAD0.1-RAD0.4有极性电容：RB.2/.4-RB.5/1.0二极管：DIODE0.4及DIODE0.7石英晶体振荡器：XTAL1晶体管、FET、UJT：TO-xxx(TO-3,TO-5)可变电阻（POT1、POT2）：VR1-VR5这些常用的元件封装，大家最好能把它背下来，这些元件封装，大家可以把它拆分成两部分来记如电阻AXIAL0.3 可拆成AXIAL 和0.3，AXIAL 翻译成中文就是轴状的，0.3 则是该电阻在印刷电路板上的焊盘间的距离也就是300mil（因为在电机领域里，是以英制单位为主的。同样的，对于无极性的电容，RAD0.1-RAD0.4也是一样；对有极性的电容如电解电容，其封装为RB.2/.4，RB.3/.6 等，其中“.2”为焊盘间距，“.4”为电容圆筒的外径。对于晶体管，那就直接看它的外形及功率，大功率的晶体管，就用TO—3，中功率的晶体管，如果是扁平的，就用TO-220，如果是金属壳的，就用TO-66，小功率的晶体管，就用TO-5，TO-46，TO-92A等都可以，反正它的管脚也长，弯一下也可以。对于常用的集成IC电路，有DIPxx，就是双列直插的元件封装，DIP8就是双排，每排有4个引脚，两排间距离是300mil,焊盘间的距离是100mil。SIPxx 就是单排的封装。等等。值得我们注意的是晶体管与可变电阻，它们的包装才是最令人头痛的，同样的包装，其管脚可不一定一样。例如，对于TO-92B之类的包装，通常是1 脚为E（发射极），而2 脚有可能是B 极（基极），也可能是C（集电极）；同样的，3脚有可能是C，也有可能是B，具体是那个，只有拿到了元件才能确定。因此，电路软件不敢硬性定义焊盘名称（管脚名称），同样的，场效应管，MOS 管也可以用跟晶体管一样的封装，它可以通用于三个引脚的元件。Q1-B，在PCB 里，加载这种网络表的时候，就会找不到节点（对不上）。在可变电阻
上传时间： 2013-11-03
上传用户：daguogai
Altium designer简介 Altium Designer 提供了唯一一款统一的应用方案，其综合电子产品一体化开发所需的所有必须技术和功能。Altium Designer 在单一设计环境中集成板级和FPGA系统设计、基于FPGA和分立处理器的嵌入式软件开发以及PCB版图设计、编辑和制造。并集成了现代设计数据管理功能,使得Altium Designer成为电子产品开发的完整解决方案－一个既满足当前，也满足未来开发需求的解决方案。 一、实验目的 1.了解并学会运用Altium designer软件绘制简单PCB 2.会运用Alitum designer软件设计库元件 3.掌握印刷电路板布线流程 4.掌握印刷电路板设计的基本原则 二、设计内容 1.要求用Alitum designer软件画出电路原理图 2.按照所画原理图自动生成PCB版图 3.会自己设计元件和库 三、实验步骤(负反馈放大器PCB设计) 1、新建工程、为工程添加项目：在D盘新建一个自己的文件夹重命名为ffk，运行Alitum designer软件，然后单击文件/新建/工程/PCB工程,然后右击所建的PCB工程选择给工程添加原理图,然后添加PCB,建完PCB工程保存工程到D/ffk内,保存时三个文件都命名为ffk.扩展名 2、画原理图：在原理图窗口画出所要画的PCB原理图，本次实验所画电路图如图1：
上传时间： 2013-11-05
上传用户：hebanlian
Altium designer简介 Altium Designer 提供了唯一一款统一的应用方案，其综合电子产品一体化开发所需的所有必须技术和功能。Altium Designer 在单一设计环境中集成板级和FPGA系统设计、基于FPGA和分立处理器的嵌入式软件开发以及PCB版图设计、编辑和制造。并集成了现代设计数据管理功能,使得Altium Designer成为电子产品开发的完整解决方案－一个既满足当前，也满足未来开发需求的解决方案。 一、实验目的 1.了解并学会运用Altium designer软件绘制简单PCB 2.会运用Alitum designer软件设计库元件 3.掌握印刷电路板布线流程 4.掌握印刷电路板设计的基本原则 二、设计内容 1.要求用Alitum designer软件画出电路原理图 2.按照所画原理图自动生成PCB版图 3.会自己设计元件和库 三、实验步骤(负反馈放大器PCB设计) 1、新建工程、为工程添加项目：在D盘新建一个自己的文件夹重命名为ffk，运行Alitum designer软件，然后单击文件/新建/工程/PCB工程,然后右击所建的PCB工程选择给工程添加原理图,然后添加PCB,建完PCB工程保存工程到D/ffk内,保存时三个文件都命名为ffk.扩展名 2、画原理图：在原理图窗口画出所要画的PCB原理图，本次实验所画电路图如图1：
上传时间： 2013-10-21
上传用户：chaisz
PCB设计要点 一.PCB工艺限制 1）线 一般情况下，线与线之间和线与焊盘之间的距离大于等于13mil，实际应用中，条件允许时应考虑加大距离；布线密度较高时，可考虑但不建议采用IC脚间走两根线，线的宽度为10mil，线间距不小于10mil。特殊情况下，当器件管脚较密，宽度较窄时，可按适当减小线宽和线间距。 2）焊盘 焊盘与过渡孔的基本要求是：盘的直径比孔的直径要大于0.6mm；例如，通用插脚式电阻、电容和集成电路等，采用盘/孔尺寸 1.6mm/0.8mm（63mil/32mil），插座、插针和二极管1N4007等，采用1.8mm/1.0mm（71mil/39mil）。实际应用中，应根据实际元件的尺寸来定，有条件时，可适当加大焊盘尺寸；PCB板上设计的元件安装孔径应比元件管脚的实际尺寸大0.2～0.4mm左右。 3）过孔 一般为1.27mm/0.7mm(50mil/28mil)；当布线密度较高时，过孔尺寸可适当减小，但不宜过小，可考虑采用1.0mm/0.6mm(40mil/24mil)。 二.网表的作用 网表是连接电气原理图和PCB板的桥梁。是对电气原理图中各元件之间电气连接的定义，是从图形化的原理图中提炼出来的元件连接网络的文字表达形式。在PCB制作中加载网络表，可以自动得到与原理图中完全相
标签： PCB
上传时间： 2013-10-11
上传用户：13817753084
