ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較...
pcb layout design(台湾硬件工程师15年经验
资料详细技术说明

PCB LAYOUT 術語解釋(TERMS)
1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。
2. SOLDER SIDE(焊錫面、反面)。
3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。
4. TOP PAD︰在零件面上所設計之零件腳PAD,不管是否鑽孔、電鍍。
5. BOTTOM PAD:在銲錫面上所設計之零件腳PAD,不管是否鑽孔、電鍍。
6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內層走線皆屬
之。
7. NEGATIVE LAYER:通常指多層板之電源層。
8. INNER PAD:多層板之POSITIVE LAYER 內層PAD。
9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範圍,不與零件腳相接。
10. THERMAL PAD:多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般
稱為散熱孔或導通孔。
11. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及
INNER PAD 之形狀大小皆應相同。
12. Moat : 不同信號的 Power& GND plane 之間的分隔線
13. Grid : 佈線時的走線格點
2. Test Point : ATE 測試點供工廠ICT 測試治具使用
ICT 測試點 LAYOUT 注意事項:
PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:
1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.
測試點與元件PAD 的距離最小為40mil。
2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,
3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。
4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。
5. 測試點必需放至於Bottom Layer
6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率
7. 測試點設置處:Setuppadsstacks
相关PCB相关资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →