FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用
FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用...
FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用...
模数转换器AD976采样控制器程序Verilog实现,基于状态机实现...
使用verilog和VHDL两种硬件描述语言实现了一个ATA硬盘控制器,包括源代码、测试仿真文件和说明文档...
通用串行异步收发器8251的Verilog HDL源代码.doc...
ps2 keyboard verilog源代码,支持ascii码.扫描码输出,扩展键输出,按下及释放信息输出...