信息安全学习，保密十不准屏保，2008版，可以应用所有信息安全岗位电脑，点击直接安装，会直接加入到系统屏保列表中，适用于win xp/2003/20087系统
标签： 屏保
上传时间： 2018-11-13
上传用户：charleschen709
很多网友反映在会声会影官网下载会声会影x9试用版之后，打开时会出现报错，提示“无法启动此程序，因为计算机中丢失MSVCR100.dll。尝试重新安装改程序以解决此问题。”遇到这种情况该如何介解决呢？这期小编就来说明一下。 图一：系统错误 方法一： 1、使用搜索引擎搜索“MSVCR100.dll”，选择一个进入下载； 2、将下载下来的压缩文件解压打开； 3、将MSVCR100.100文件复制到C:\Windows\system32 里面如果你是64位的系统，就放到C:\Windows\SysWOW64里面，对应放置； 图二：复制dll到C盘 4、同时按住win+R键，桌面左下角弹出运行框，在里面输入 regsvr32 msvcr100.dll，点击确定； 图三：运营 5、再一次点击会声会影的启动程序，这时应该就可以启动视频制作软件了。 方法二： 1、使用360安全卫士里的人工服务，在搜索框里输入msvcr100.dll，点击查找方案； 图四：360修复 2、点击msvcr100.dll问题后面的立即修复，修复完成之后重新启会声会影即可。 在下载或者使用会声会影的过程中遇到任何问题可以在会声会影教程中寻找答案。
上传时间： 2019-04-28
上传用户：yanyu
nx=length(x(:)); if nargin<2 || isempty(win) win=nx; end if nargin<4 || isempty(m) m=''; end nwin=length(win); if nwin == 1 lw = win; w = ones(1,lw); else lw = nwin; w = win(:)'; end
标签： 能频值
上传时间： 2019-09-23
上传用户：minwenji
用verilog编写的网卡芯片rtl级。前仿后仿都通过了，可以在modelsim上运行察看
上传时间： 2019-12-06
上传用户：木瓜呱呱呱
Commoditization is a serious threat to the telecommunications industry. Most CSPs offer similar services at rates designed to win what has become a price war. As a result, many face decreasing margins and difficulty sustaining differentiation based on prices or products alone. On top of commoditization, CSPs also face competition from OTT providers and an increasingly knowledgeable and demanding customer base. With access to growing amounts of data from an ever-increasing number of sources and devices, today’s empowered, savvy consumers know what they want and expect to get it.
标签： RestoringConnections_IBM_CPL
上传时间： 2020-06-01
上传用户：shancjb
本资料介绍如何使用modelsim进行功能仿真
上传时间： 2020-09-20
上传用户：
电子书-FPGA与Matlab联合实战V1.0 127页前言 作为网络上第一个开源此技术，笔者迫不及待地想将此技术分享出来。笔者从 2011 年 接触 FPGA 以来，从各个方面使用 FPGA，无论是控制、图像视频、IC 前端验证、仿真测试， 各个部分都有所触及，2015 年第一次接触到 FPGA 与 matlab 的硬件在环实时仿真，就对感 受到技术的强大，虽然这里面还有很到的问题，但是作为最强大的仿真验证工具 Matlab 与 最强大的可编程器件的结合，做仿真测试很方便的，可直接通过 matlab 产生测试信号或者 通过 matlab 接收分析 FPGA 处理完成后的信号。 如今 FPGA 开发过程势必要涉及到一个过程：验证仿真，验证很多情况下是在 Matlab 上进行的，而仿真大部分初学者都是采用 Modelsim 仿真软件进行。比如设计一个信号滤波 模块，验证该滤波模块是在 Matlab 上进行设计验证，得到该模块的设计参数和设计结构， 然后再转换为 RTL 代码，再用 Modelsim 软件进行仿真，这个过程涉及到采用 matlab 软件产 生待测试的信号，输入到 RTL 代码中，然后在通过 Modelsim 软件进行仿真得到处理后的信 号，再将该信号输出到文件，最后通过 Matlab 软件分析处理后的
上传时间： 2021-10-23
上传用户：
CPUIC 串口调试工具 免费多标签串口调试工具支持二进制、字符模式切换支持多种文字编码，没有乱码自动发送数据；收藏发送数据强大模拟发送数据适用：Win 10 / Win 8.1 / Win 7 | 版本：1.2支持多种文字编码，没有乱码日志实时保存，不丢失数据模拟发送数据，调试方便多颜色显示收发数据，一目了然循环发送数据，收藏发送数据，方便快捷串口设置免责声明
上传时间： 2021-11-02
上传用户：20125101110
KMS_VL_ALL激活工具 KMS_VL_ALL完美激活工具 win下激活工具
标签： KMS
上传时间： 2021-12-07
上传用户：qdxqdxqdxqdx
FPGA那些事儿--TimeQuest静态时序分析REV7.0，FPGA开发必备技术资料--262页。前言这是笔者用两年构思准备一年之久的笔记，其实这也是笔者的另一种挑战。写《工具篇I》不像写《Verilog HDL 那些事儿》系列的笔记一样，只要针对原理和HDL 内容作出解释即可，虽然《Verilog HDL 那些事儿》夹杂着许多笔者对Verilog 的独特见解，不过这些内容都可以透过想象力来弥补。然而《工具篇I》需要一定的基础才能书写。两年前，编辑《时序篇》之际，笔者忽然对TimeQuest 产生兴趣，可是笔者当时却就连时序是什么也不懂，更不明白时序有理想和物理之分，为此笔者先着手理想时序的研究。一年后，虽然已掌握解理想时序，但是笔者始终觉得理想时序和TimeQuest 之间缺少什么，这种感觉就像磁极不会没有原因就相互吸引着？于是漫长的思考就开始了... 在不知不觉中就写出《整合篇》。HDL 描述的模块是软模型，modelsim 仿真的软模型是理想时序。换之，软模型经过综合器总综合以后就会成为硬模型，也是俗称的网表。而TimeQuest 分析的对象就是硬模型的物理时序。理想时序与物理时序虽然与物理时序有显明的区别，但它们却有黏糊的关系，就像南极和北极的磁性一样相互作用着。编辑《工具篇I》的过程不也是一番风顺，其中也有搁浅或者灵感耗尽的情况。《工具篇I》给笔者最具挑战的地方就是如何将抽象的概念，将其简化并且用语言和图形表达出来。读者们可要知道《工具篇I》使用许多不曾出现在常规书的用词与概念... 但是，不曾出现并不代表它们不复存在，反之如何定义与实例化它们让笔者兴奋到夜夜失眠。《工具篇 I》的书写方式依然继承笔者往常的笔记风格，内容排版方面虽然给人次序不一的感觉，不过笔者认为这种次序对学习有最大的帮助。编辑《工具篇I》辛苦归辛苦，但是笔者却很热衷，心情好比小时候研究新玩具一般，一边好奇一边疑惑，一边学习一边记录。完成它让笔者有莫民的愉快感，想必那是笔者久久不失的童心吧！？
标签： FPGA TimeQues 静态时序分析 Verilog HDL
上传时间： 2022-05-02
上传用户：qdxqdxqdxqdx
