夏宇闻8位RISC_CPU的完整代码+TESTBENCH(已调试) modelsim工程文件
夏宇闻8位RISC_CPU的完整代码+TESTBENCH(已调试) modelsim工程文件,包括书中所测试的三个程序和相关数据,绝对可用~所有信号名均遵从原书。在论坛中没有找到testbench的...
夏宇闻8位RISC_CPU的完整代码+TESTBENCH(已调试) modelsim工程文件,包括书中所测试的三个程序和相关数据,绝对可用~所有信号名均遵从原书。在论坛中没有找到testbench的...
modelsim注册license解码解码...
IO ZONE,大名鼎鼎的文件系统性能测试软件的源代码.C写的,LINUX和WIN下都可以用...
Modelsim DDR2 SDRAM files...
it is a verilog code written for MAX1886 ADC interin modelsim simulator and it will synthesize in x...
it is a verilog code written for digital watch in modelsim simulator and it will synthesize in xin...
it is a verilog code written for FIFO in modelsim simulator and it will synthesize in xinlix ise 8...
完整的基于Conxant平台的USB电视棒的WIN驱动程序。...
典型实例13SDRAM读写控制的实现与Modelsim仿真...
WIN-TC 中文版 可以黏贴复制,使用方便!!!!!!!!!!...