verilog设计三分频器代码
用verilog编写的三分频器代码,用modelsim测试没有问题,有问题请反馈给我...
用verilog编写的三分频器代码,用modelsim测试没有问题,有问题请反馈给我...
用verilog设计加法器,经modelsim仿真测试没问题。有问题请反馈。...
用verilog设计的加法器,经过modelsim工具验证无问题。有问题请反馈。...
用xilinxIP联合modelsim进行仿真...
用verilog编写的网卡芯片rtl级。前仿后仿都通过了,可以在modelsim上运行察看...