同步FIFO功能
同步FIFO功能,verilog语言描述,通过了modelsim 6.0 仿真,Quartue综合...
同步FIFO功能,verilog语言描述,通过了modelsim 6.0 仿真,Quartue综合...
一种新的FIFO实现方法,verilog描述,通过modelsim 6.0 仿真,Quartue综合...
Circular_Buffer,流水线型多位缓存器,verilog语言描述。通过modelsim 6。0仿真,quartus 综合通过。...
full adder设计代码,verilog 语言描述,通过modelsim 仿真,quartus综合...
本文:采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C/A码产生器。C/A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用,通过硬件描述语言VERILOG在ISE中实现电路生成,采用MODELSIM、SYNPLIFY工具分别进行...