1.内存管理一律根据实际需要的大小在堆中动态分配内存。 2.边界检查。如果数组下标超越了数组大小界限，会给出警告信息，可以防止非法内存访问以及方便程序的调试。 3.重载了+,-,*,+=,-=,数乘等常见运算符； 4.可以保存数组为二进制数据文件和文本文件两种形式，也可以从二进制数据文件和文本文件读取数据到数组。 5.实现了和矩阵相关的线性代数方程组求解算法。一是高斯选主元消去法二是针对三对角矩阵的追赶法。 6.静态函数Bspline3()：3次B样条曲线插值算法
上传时间： 2015-09-24
上传用户：leixinzhuo
程序作用：测试Sage Tech.开发板（MCP300）中hd7279键盘显示芯片是否能正常工作 */ /*程序功能：按下1号键显示0、1、2、3，按下2号键显示c、d、e、f，按下3号键显示4、5、6、7 */ /* 按下4号键显示8、9、a、b，按下0号键点亮4个LED灯 */
上传时间： 2013-12-30
上传用户：Ants
crc任意位生成多项式 任意位运算 自适应算法 循环冗余校验码(CRC，Cyclic Redundancy Code)是采用多项式的 编码方式，这种方法把要发送的数据看成是一个多项式的系数 ，数据为bn-1bn-2…b1b0 (其中为0或1)，则其对应的多项式为： bn-1Xn-1+bn-2Xn-2+…+b１X+b０ 例如：数据“10010101”可以写为多项式 X７+X４+X２+1。 循环冗余校验CRC 循环冗余校验方法的原理如下： (1) 设要发送的数据对应的多项式为P(x)。 (2) 发送方和接收方约定一个生成多项式G(x)，设该生成多项式 的最高次幂为r。 (3) 在数据块的末尾添加r个0，则其相对应的多项式为M(x)=XrP(x) 。(左移r位) (4) 用M(x)除以G(x)，获得商Q(x)和余式R(x)，则 M(x)=Q(x) ×G(x)+R(x)。 (5) 令T(x)=M(x)+R(x)，采用模2运算，T(x)所对应的数据是在原数 据块的末尾加上余式所对应的数据得到的。 (6) 发送T(x)所对应的数据。 (7) 设接收端接收到的数据对应的多项式为T’(x)，将T’(x)除以G(x) ，若余式为0，则认为没有错误，否则认为有错
上传时间： 2014-01-16
上传用户：hphh
TLV1544与TMS320VC5402通过串行口连接，此时，A／D转换芯片作为从设备，DSP提供帧同步和输入／输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时， 为高电平（芯片处于非激活状态），DATA IN和I/OCLK无效，DATAOUT处于高阻状态。当串行接口使CS变低（激活），芯片开始工作，I／OCLK和DATAIN能使DATA OUT不再处于高阻状态。DSP通过I／OCLK引脚提供输入／输出时钟8序列，当由DSP提供的帧同步脉冲到来后，芯片从DATA IN接收4 b通道选择地址，同时从DATAOUT送出的前一次转换的结果，由DSP串行接收。I／OCLK接收DSP送出的输入序列长度为10～16个时钟周期。前4个有效时钟周期，将从DATAIN输入的4 b输入数据装载到输入数据寄存器，选择所需的模拟通道。接下来的6个时钟周期提供模拟输入采样的控制时间。模拟输入的采样在前10个I／O时钟序列后停止。第10个时钟沿（确切的I／O时钟边缘，即上升沿或下降沿，取决于操作的模式选择）将EOC变低，转换开始。
上传时间： 2014-12-05
上传用户：yepeng139
LCD-7279的经过调试多次已经能够实现在指定的位置显示特定的数据。 程序lcd1.c实现基本的功能，即：键盘输入0、1、2、3、4、5、6、7、8、9、a\b\c\d\e\f 在液晶的指定位置显示实现满屏或半屏显示点阵和字符，调入一幅图画的代码进行显示；
上传时间： 2014-01-14
上传用户：hgy9473
图论中最小生成树Kruskal算法 及画图程序 M-函数 格式 [Wt,Pp]=mintreek(n,W)：n为图顶点数,W为图的带权邻接矩阵，不构成边的两顶点之间的权用inf表示。显示最小生成树的边及顶点, Wt为最小生成树的权,Pp(:,1:2)为最小生成树边的两顶点,Pp(:,3)为最小生成树的边权,Pp(:,4)为最小生成树边的序号 附图,红色连线为最小生成树的图 例如 n=6 w=inf*ones(6) w(1,[2,3,4])=[6,1,5] w(2,[3,5])=[5,3] w(3,[4,5,6])=[5,6,4] w(4,6)=2 w(5,6)=6 [a,b]=mintreek(n,w)
上传时间： 2015-11-30
上传用户：dreamboy36
通过MP（代表其中一个P口）的高4位来控制，AA`BB`-4，5，6，7脚。12细分，没行数组里面分4对，每对数第一个加到P口控制电流方向，第二个数控制通电时间。正转AA`-BB`-A`A-B`B,数组由1到12行的读取，反转B`B-A`A-BB`-AA`,数组由12到1行的读取。参数POWER表示电机启动还是不启动，DIRECT参数表示方向，SPEED表示速度等级，每项通电时间用数组中的植/SPEED。本程序没考虑要走多少步的情况，调用一次就走一步。
标签： 控制
上传时间： 2015-12-07
上传用户：hopy
文件名 ：test3.c * 文件描述：预测分析法实现的语法分析器。分析如下文法： * E->E+T | E-T | T * T->T*F | T/F |F * F->(E) | i * 输入：每行含一个表达式的文本文件(#号结束)。 * 输出：分析成功或不成功信息。 * 创建人：余洪周 <nick19842000.cublog.cn> 2006-12-16 * 版本号：1.0 * 说明 ：为了表示的方便采用了如下的所示表示方法： * A=E B=T * 非终结符：0=E 1=E 2=T 3=T 4=F * 终结符 ：0=i 1=+ 2=- 3=* 4=/ 5=( 6=) 7=#
上传时间： 2013-12-21
上传用户：cylnpy
一个能够分析三种整数、标识符、主要运算符和主要关键字的词法分析程序。 ㈠、基本要求： 标识符 <字母>(<字母>|<数字字符>)* 十进制整数 0 | (1|2|3|4|5|6|7|8|9)(0|1|2|3|4|5|6|7|8|9)* 八进制整数 0(1|2|3|4|5|6|7)(0|1|2|3|4|5|6|7)* 十六进制整数 0x(0|1|2|3|4|5|6|7|8|9|a|b|c|d|e|f)(0|1|2|3|4|5|6|7|8|9|a|b|c|d|e|f)* 运算符和分隔符 + - * / > < = ( ) ； 关键字 if then else while do ㈡、附加要求： 标识符 <字母>(<字母>|<数字字符>)*(ε|_|.)(<字母>|<数字字符>)* 十进制整数 (0|1|2|3|4|5|6|7|8|9)(0|1|2|3|4|5|6|7|8|9)*(ε|.)(0|1|2|3|4|5|6|7|8|9)(0|1|2|3|4|5|6|7|8|9)* 八进制整数 0(1|2|3|4|5|6|7)(0|1|2|3|4|5|6|7)* (ε|.)(0|1|2|3|4|5|6|7)(0|1|2|3|4|5|6|7)* 十六进制整数 0x(0|1|2|3|4|5|6|7|8|9|a|b|c|d|e|f)(0|1|2|3|4|5|6|7|8|9|a|b|c|d|e|f)* (ε|.) (0|1|2|3|4|5|6|7|8|9|a|b|c|d|e|f)(0|1|2|3|4|5|6|7|8|9|a|b|c|d|e|f)*
上传时间： 2016-03-03
上传用户：zhengjian
7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 "1101101" 时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1，接有高电平的段发亮，于是数码管显示“5”。
上传时间： 2014-01-08
上传用户：wff
