高性能FPGA可配置存储器的IP核设计.rar
可配置静态存储器(SRAM)模块是现场可编程门阵列(FPGA)的重要组成部分,它必须尽量满足用户不同的需要,所以要有良好的可配置性能。本文设计了一款深亚微米工艺下的4-Kb高速双端口可配置静态存储器(SRAM),它可以配置为4K×1、2K×...
IP设计技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
可配置静态存储器(SRAM)模块是现场可编程门阵列(FPGA)的重要组成部分,它必须尽量满足用户不同的需要,所以要有良好的可配置性能。本文设计了一款深亚微米工艺下的4-Kb高速双端口可配置静态存储器(SRAM),它可以配置为4K×1、2K×...
介绍了基于MicroBlaze 软核处理器的可编程片上系统结构。提出了一种LCD 控制器IP 核的设计方法。该控制器具有片上外设总线接口,和其它标准IP 核一起组成以MicroBlaze 为核心的片上
本文介绍了Tiger560B 处理器和w681511 音频编码器。并给出了USB 接口的IP 电话硬件设计与实现方法。关键词:USB;端点;编解码器Abstract:Tiger
· 摘要: 研制出一种基于客户端数字信号处理器(CST-DSP)的IP电话语音网关系统.该系统以TMS320C54cst为核心,实现模拟信号和数字信号之间的转换,以及信号的调制和解调,实现公共网信号传输;使用串口到US...
TINI平台可提供设计IP网络继电器所 需的TCP/IP栈和本地控制,Java运行环境可以大大降低设计
QuartusII中利用免费IP核的设计 作者:雷达室 以设计双端口RAM为例说明。 Step1:打开QuartusII,选择File—New Project Wizard,创建新工程,出现图示对话框...
介绍了SoPC(System on a Programmable Chip)系统的概念和特点,给出了基于PLB总线的异步串行通信(UART)IP核的硬件设计和实现。通过将设计好的UART IP核集成到SoPC系统中加以验证,证明了所设计的U...