//9488定时器B功能测试 9488定时器B功能测试B:DAMI调试通过: 9488 8位定时器B的使用 有关的I/O为三个:TBPWM(输出)(P1.0) 模式有:间隔定时功能,PWM模式 有定时中断:定时器B溢出中断
上传时间： 2017-06-01
上传用户：ryb
开源软核处理器OpenRisc的SOPC设计
上传时间： 2017-06-08
上传用户：330402686
8位CPU软核设计与应用研究.......
上传时间： 2017-06-24
上传用户：youlongjian0
一款8位Turbo-51的CPU软核的设计....
上传时间： 2017-06-24
上传用户：asdkin
基于现场可编程门阵列的软核处理器的SD卡读写设计底层读写
上传时间： 2013-12-20
上传用户：R50974
TI 的TMS320C54X的DSP的芯片软核verilog源代码，可以帮助初学者深入了解该系列DSP片内资源核结构，值得参考！
上传时间： 2013-12-24
上传用户：cursor
Xilinx软核microblaze源码(VHDL)版本7.10
标签： microblaze Xilinx VHDL 7.10
上传时间： 2017-09-03
上传用户：zhangyi99104144
本文介绍了一种基于NIOS II软核处理器实现对LCD-LQ057Q3DC02控制的新方法。在设计中利用FPGA的Altera的SOPC Builder定制NIOS II软核处理器及其与显示功能相关的“软” 硬件模块来协同实现显示控制的软硬件设计。利用SOPC技术，将NIOS II CPU和LCD控制器放在同一片FPGA中，解决了通常情况下必须使用LCD 控制专用芯片才能解决LCD显示的问题。
标签： NIOS Builder Altera LCD-LQ
上传时间： 2017-09-06
上传用户：天涯
FPGA上实现软核CPU,Nios上的函数说明详解,希望对大家有用。
上传时间： 2013-12-08
上传用户：CSUSheep
使用Verilog语言从系统的角度编写8051软核，是学习Verilog语言的重要的资料。
上传时间： 2022-01-20
上传用户：
