该文结合"10M/100M以太网交换芯片的设计"课题,介绍了以太网技术发展的概况和IP CORE、SoC的设计方法,阐述了以太网交换原理及关键技术,研究了CSMA/CD协议、交换机、VLAN的原理和数据流优先技术及流量控制,在此基础上完成了10M/100M以太网交换芯片的主要模块的设计方案和实现框图.同时结合Philip公司的IC总线的工作原理,给出了10M/100M以太网交换芯片的设计方案中的IC接口模块的FPGA设计的验证和仿真,并对仿真结果进行分析比较,验证了IC接口模块可以作为一个软核来使用.
上传时间： 2013-07-18
上传用户：jichenxi0730
随着星载电子系统复杂度、小型化需求的提高，SoC已经成为应对未来星载电子系统设计需求的解决途径。为了简化设计流程并且提高部件的可重用性，在目前的SoC设计中引入了称之为平台的体系结构模板，用它来描述采用已有的标准核来开发SoC的方法。在星载电子系统中常用部件的分类设计，最终建立一个包括多种功能部件，互连部件和处理部件的设计平台，从而有效的提高星载电子系统的设计能力。在当前NASA和ESA的空间应用中，PCI总线广泛作为背板总线和局部总线，有鉴于此，本研究选择PCI总线作为星载电子系统设计平台要提供的一个互连部件对其进行设计。 针对这一需求，本论文采用自项向下的设计方法对PCI总线从设备控制器的设计与实现进行了研究，对PCI总线协议做了深刻的分析，完成了PCI总线目标设备控制器的设计，采用Verilog HDL对其进行了RTL级的描述。 在该课题的研究中，采用了目前集成电路设计中常见的自顶向下设计方法，使用硬件描述语言Verilog HDL对其进行描述，重点分析了PCI总线设备控制器的设计。以PCI总线协议的分析和理解为基础，对PCI总线设备控制器进行了功能分析和结构划分。根据PCI总线设备控制器的功能和结构划分，对PCI总线目标设备控制器的设计思路和各个子模块电路的设计和实现进行了详细的分析阐述，并且通过编写测试激励程序完成了功能仿真。应用FPGA作为物理验证和实现载体，进行了面向FPGA的电路综合，进行了布局布线后的时序仿真，证明所实现的PCI目标设备控制器符合基本功能要求，在以上基础上完成了PCI目标设备控制器的FPGA实现。通过这整个论文的工作，按照设计、仿真、综合验证及布局布线的步骤，完成了PCI总线目标设备控制器IP软核的设计。
上传时间： 2013-06-07
上传用户：tccc
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
随着图像处理和模式识别技术的进步，基于生物特征的识别技术成为蓬勃发展的高技术之一，根据IBG(InternationalBiometricGroup)组织对生物特征市场的统计和预测，该领域的收入的年增长率30-50％，到2008年，全球总收入将达到46.39亿美元。而基于指纹特征的识别技术由于其独特的可靠性，稳定性，方便快捷的特点，恰好符合了市场的需求。目前指纹识别技术是生物识别领域中应用最广泛的识别技术，也是研究与应用的一个热点。 SOPC片上可编程系统和嵌入式系统是当前电子设计领域中最热门的概念。NiosⅡ是Altera公司开发的一种采用流水线技术、单指令流的RISC嵌入式处理器软核，可以将它嵌入FPGA内部，与用户自定义逻辑结合构成一个基于FPGA的片上系统。与嵌入式硬核相比较，嵌入式软核具有更大的灵活性。而FPGA的高速性、恰恰满足了指纹识别系统对速度的要求。 本文对指纹识别技术中各个环节的算法进行了较为深入的研究，结合NiosⅡ嵌入式处理器的特点，对算法进行了合理的选择与优化，形成了一套完整的指纹识别算法，并提出了一种基于FPGA的指纹识别系统硬件设计方案。 论文的内容主要包括以下几个方面： 1、对指纹图像预处理、后处理和匹配算法进行了改进，提高了算法的性能；设计了一种适用于快速匹配的指纹特征数据结构；提出了一套基于特征点匹配的指纹识别算法。实验结果表明该算法速度快、误识率较低、可靠性较高，可以满足实用的要求。 2、本着增加系统集成度、减小系统体积、提高便携性、降低功耗和成本，同时提升系统的性能的原则，使用Altera公司提供的外围设备IP核配合NiosⅡ处理器软核搭建了一个单片嵌入式系统，然后以内嵌NiosⅡ软核的FPGA和FPS200指纹采集器为核心芯片，外配片外RAM和Flash存储器以及小键盘和LCD显示屏等器件，设计了一个便携式指纹识别系统，提出了一套基于FPGA的硬件设计方案。 3、利用NiosⅡ开发板对硬件设计方案进行了初步的验证，实现了指纹采集芯片FPS200与FPGA的接口，并进行了算法的移植。 实验结果表明本文所提出的系统设计方案是可行的。基于FPGA的自动指纹识别系统在速度、功耗、体积、扩展性方面有着独特的优势，具有广阔的发展空间。最后提出了对这一设计继续改进的思路和下一步研究的内容。
上传时间： 2013-07-28
上传用户：hxy200501
随着SOC技术、IP技术以及集成电路技术的发展，RISC软核处理器的研究与开发设计开始受到了人们的重视。基于FPGA的RISC软核处理器在各个行业开始得到了广泛的应用，特别是在一些基于FPGA的嵌入式系统中有着越来越广泛的应用前景。 该论文在研究了大量国内外技术文献的基础上，总结了RISC处理器发展的现状与水平。认真分析了RISC处理器的基本结构，包括总线结构，流水线处理的原理，以及流水线数据通路和流水线控制的原理；并详细分析了该设计采用的指令集——MIPS指令集的内在结构。设计出了一个32位RISC软核处理器，这个软核处理器采用五级流水线结构，能完成加法、减法、逻辑与、逻辑或、左移右移等算术逻辑操作，以及它们的组合操作。通过软件仿真和在Altera的FPGA开发板上进行验证，证明了所设计的32位RISC处理器能准确的执行所选用的MIPS指令集，运行速度能达到30MHz，功能良好。 通过对所设计对象特点及其可行性的研究，选用了Altera公司QuartusⅡ软件作为设计与仿真验证的环境。在设计方法上，该课题采用了自顶向下的设计方法。在设计过程中采用了边设计边验证这种设计与验证相结合的设计流程，大大提高了设计的可靠性。该课题在设计过程中还提出了两个有效的设计思路：第一是在32位寄存器的设计中利用FPGA的内部RAM资源来设计，减少了传输延时，提高了运行速度，并大大减少了对FPGA内部资源的占用；第二是在系统架构上采用了柔性化的设计方法，使得设计可以根据实际的需求适当的增减相应的部件，以达到需求与性能的统一。这两个方法都有效地解决了设计中出现的问题，提高了处理器的性能。
上传时间： 2013-07-21
上传用户：caozhizhi
串行数字接口SDI是目前使用最广泛的数字视频接口。它是遵循SMPTE-259M和EBtJ-Tech-3267标准制定的，己经被世界上众多数字视频设备生产厂家普遍采纳并作为标准视频接口，主要用在非线性编辑系统、视频服务器、虚拟演播室以及数字切换矩阵和数字光端机等场合。 以往的SDI接口在实现方法上有成本高、灵活性低等缺点，针对这些不足，本文在研究串行数字接口工作原理的基础上，提出了一种基于FPGA的标清串行数字接口(SD-SDI)的设计方案，并使用SOPC Builder构成一个Nios II处理器系统，将SDI接口以IP核形式嵌入到FPGA内部，从而提高系统的集成度，使之具有视频数据处理速度快、实时性强、性价比高的特点。具体研究内容包括： 1.在分析SDI接口的硬件结构和工作原理的基础上，提出了串行数字接口的嵌入式系统设计方法，完成了SDI接口卡的FPGA芯片内部配置以及驱动电路、均衡电路、电源电路等硬件电路设计。 2.采用软逻辑方法实现SDI接口的传输功能，进行了具体的模块化设计与仿真。 3.引入Nios II嵌入式软核处理器对数据进行处理，设计了视频图像数据的采集程序。 该传输系统以Altera公司的Cyclone II EP2C35F672C8为核心芯片，通过发送和接收电路的共同作用，能够完成标清数字视频信号的传输，初步确立了以SDI接口为数据源的视频信号传输系统的整体模式和框架。
上传时间： 2013-04-24
上传用户：标点符号
随着 EDA 技术及微电子技术的飞速发展，现场可编程门阵列(Field Programmable Gate Array，简称 FPGA)的性能有了大幅度的提高，FPGA的设计水平也达到了一个新的高度。基于FPGA的嵌入式系统设计为现代电子产品设计带来了更大的灵活性，以Nios Ⅱ软核处理器为核心的SOPC(System on Programmable Chip)系统便是把嵌入式系统应用在FPGA上的典型例子，本文设计的指纹识别模块就是基于FPGA的Nios Ⅱ处理器为核心的SOPC设计。通过IP核技术和灵活的软硬件编程，实现Nios Ⅱ对FPGA外围器件的控制，并对指纹处理算法进行了改进，研究了指纹识别算法到Nios Ⅱ系统的移植。 本文首先阐述了指纹识别模块的SOPC设计方案，然后是对模块的详细设计。在硬件方面，完成了指纹识别模块的 FPGA 硬件设计，包括 FPGA 内部的Nios Ⅱ系统硬件设计和 FPGA 外围电路设计。前者利用 SOPC Builder将Nios Ⅱ处理器、指纹读取接口 UART、键盘与LCD显示接口、FLASH接口、SDRAM控制器构建成NiosⅡ硬件系统，后者是电源和时钟电路、SDRAM存储器电路、FLASH存储器电路、LCD显示电路、指纹传感器电路、FPGA 配置电路这些纯实物硬件设计，给出了设计方法和电路连接图。 在软件方面，包括下面两个内容： 完成 FPGA 外围器件程序设计，实现对外围器件的操作。 深入的研究了指纹识别算法。对指纹图像识别算法中的指纹图像滤波和匹配算法进行了分析，提出了指纹图像增强改进算法和匹配改进算法，通过试验，改进后的指纹图像滤波算法取得了较好的指纹图像增强效果。改进后的匹配算法速度较快，误识率较低。最后研究了指纹识别算法如何在FPGA中的Nios Ⅱ系统的实现。
上传时间： 2013-06-12
上传用户：yx007699
本文研究了基于Nios Ⅱ的FPGA-CPU调试技术。论文研究了NiosⅡ嵌入式软核处理器的特性；实现了以Nios Ⅱ嵌入式处理器为核心的FPGA-CPU调试系统的软、硬件设计；对两种不同类型的FPGA-CPU进行了实际调试，对实验数据进行了分析。 在硬件方面，为了控制和检测FPGA-CPU，设计并实现了FPGA-CPU的控制电路、FPGA-CPU的内部通用寄存器组扫描电路、存储器电路等；完成了各种外围设备接口的设计；实现了调试系统的整体设计。 在软件方面，设计了调试监控软件，完成了对FPGA-CPU运行的控制和信号状态的监测。这些信号包括地址和数据总线以及各种寄存器的数据等；实现了多种模式下的FPGA-CPU调试支持单时钟调试、单步调试和软件断点多种调试模式。此外，设计了专用的编译软件，实现了基于不同指令系统的伪汇编程序编译，提高了调试效率。 本文作者在实现了FPGA-CPU调试系统基础上，对两种指令系统不同、结构迥异的FPGA-CPU进行实际调试。调试结果表明，这种基于IP核的可复用设计技术，能够在一个FPGA芯片内实现调试系统和FPGA-CPU的无缝连接，能够有效地调试FPGA-CPU。
上传时间： 2013-05-19
上传用户：xinyuzhiqiwuwu
本设计基于DDS原理和FPGA技术按照顺序存储方式，将对正弦波、方波、三角波、锯齿波四种波形的取样数据依次全部存储在ROM波形表里，通过外接设备拨扭开关和键盘控制所需波形信号的输出，最终将波形信息显示在LCD液晶显示屏上。各硬件模块之间的协调工作通过嵌入式软核处理器NiosⅡ用编程实现控制。本设计所搭建的LCD12864控制器是通过编程实现的IP核。
上传时间： 2013-11-09
上传用户：xfbs821
本文依据集成电路设计方法学，探讨了一种基于标准Intel 8086 微处理器的单芯片计算机平台的架构。研究了其与SDRAM，8255 并行接口等外围IP 的集成，并在对AMBA协议和8086 CPU分析的基础上，采用遵从AMBA传输协议的系统总线代替传统的8086 CPU三总线结构，搭建了基于8086 IP 软核的单芯片计算机系统，并实现了FPGA 功能演示。关键词：微处理器； SoC；单芯片计算机；AMBA 协议 Design of 8086 CPU Based Computer-on-a-chip System（School of Electrical Engineering and Automation, Heifei University of Technology, Hefei, 230009,China）Abstract: According to the IC design methodology, this paper discusses the design of one kind of Computer-on-a-chip system architecture, which is based on the standard Intel8086 microprocessor,investigates how to integrate the 8086 CPU and peripheral IP such as, SDRAM controller, 8255 PPI etc. Based on the analysis of the standard Intel8086 microprocessor and AMBA Specification,the Computer-on-a-chip system based on 8086 CPU which uses AMBA bus instead of traditional three-bus structure of 8086 CPU is constructed, and the FPGA hardware emulation is fulfilled.Key words: Microprocessor; SoC; Computer-on-a-chip; AMBA Specification
上传时间： 2013-12-27
上传用户：kernor
