VHDL中IP核之参数化加减法器中文使用介绍
上传时间： 2014-01-15
上传用户：cursor
本书第一部分讲述的是传统的网络接口N e t B I O S、重定向器以及通过重定向器进行的各类 网络通信。尽管本书大部分内容均围绕Wi n s o c k编程这一主题展开，但是， A P I比起Wi n s o c k 来，仍然具有某些独到之处
上传时间： 2015-07-08
上传用户：恋天使569
完整的用VERILOG语言开发的USB2.0 IP核源代码，包括文档、仿真文件
上传时间： 2015-07-09
上传用户：维子哥哥
vhdl波形发生程序.实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 各种波形的线形叠加输出。
上传时间： 2015-07-10
上传用户：gundamwzc
inside the c++ object model.深入c++对象模型。鼎鼎大名的Stanley B. Lippman 写的。搞c++编程的能不看吗？
上传时间： 2013-12-22
上传用户：佳期如梦
介绍一个基于U S B 2 . 0 接口和D S P 的高速数据采集处理系统的工作原理设计及实现该高速数据 采集处理系统采用TI 公司的TMS320C6000 数字信号处理器和Cypress 公司的USB2.0 接口芯片可 以实现高速采集和实时处理有着广泛的应用前景
上传时间： 2013-11-27
上传用户：koulian
b tree how to operate on b tr
上传时间： 2014-01-20
上传用户：开怀常笑
B.Aazhang写的一篇论文，第一次提出了神经网络如何在应用多用户检测中。
上传时间： 2015-07-17
上传用户：ljmwh2000
实现一个B/S结构聊天室的基本功能。用法简单，适合上手。
标签：
上传时间： 2014-01-01
上传用户：bibirnovis
IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则 asyn_fifo.veo 给出了例化该核方式（或者在 Edit－>Language Template->COREGEN 中找到 verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库 的模块，仿真时该文件也要加入工程。
上传时间： 2014-01-05
上传用户：顶得柱
