以太网供电（PoE）标准由IEEE802.3f任务组于2003年制定，并已被业界所广泛接受。目前，各家主要的制造商均可提供具PoE端口的网络交换机。IP电话一直是PoE普及的推动力，不过PoE也广泛应用于其他多种应用，如无线接入点（WAP）、保安摄像机，RFID标签阅读器等，以及用来为出口标志、甚至电吉他等不那么主流的应用供电。为了遵循IEEE802.3af规范，受电设备（PD）上的PoE功耗被限制为12.95W，而这反过来又限制了可从以太网电缆供电的应用范围。于是，在2006年，为了克服PoE对功率预算的限制，并将其推向新的市场，IEEE成立了一个新的任务组，旨在探求提高该国际电源标准的功率限值方法。IEEE802.3a任务组应运而生，并在不久之后发布了POE+标准。
上传时间： 2022-06-24
上传用户：
以太网供电（POE）概述POE（Power Over Ethernet）指的是在现有的以太网 Cat.5布线基础架构不作做何改动的情况下，在为一些基于IP的终端（如IP电话机、无线局域网接入点AP、网络摄像机等）传输数据信号的同时，还能为此类设备提供直流供电的技术。POE技术能在确保现有结构化布线安全的同时保证现有网络的正常运作，最大限度地降低成本。POE也被称为基于局域网的供电系统（POL，Power overLAN）或有源以太网（Active Ethernet），有时也被简称为以太网供电，这是利用现存标准以太网传输电缆的同时传送数据和电功率的最新标准规范，并保持了与现存以太网系统和用户的兼容性。IEEE802.3af标准是基于以太网供电系统POE的新标准，它在IEEE802.3的基础上增加了通过网线直接供电的相关标准，是现有以太网标准的扩展，也是第一个关于电源分配的国际标准。IEEE在1999年开始制定该标准，最早参与的厂商有3Com，Intel，PowerDsine，Nortel，Mitel和National Semiconductor。但是，该标准的缺点一直制约着市场的扩大。直到2003年6月，IEEE批准了802.3af标准，它明确规定了远程系统中的电力检测和控制事项，并对路由器、交换机和集线器通过以太网电缆向IP电话、安全系统以及无线LAN接入点等设备供电的方式进行了规定。IEEE802.3af的发展包含了许多公司专家的努力，这也使得该标准可以在各方面得到检验。
标签： POE
上传时间： 2022-06-25
上传用户：
GPIB为PC机与可编程仪器之间的连接系统定义了电气、机械、功能和软件特性。在自动测试领域中，GPIB通用接口是测试仪器常用的接口方式，具有一定的优势。通过GPIB组建自动测试系统方便且费用低廉。而GPIB控制芯片是自动测试系统中的关键芯片。目前，此类芯片只有国外少数公司生产，不仅价格昂贵，而且购买不便。因此，GPIB接口芯片的国产化、自主化对我国的自动测试产业具有重大的意义。本文通过对IEEE-488协议的理解与裁减，定义了一款包含具有讲者，听者，控者三个功能的GPIB接口控制规范。采用标准数字IC设计流程，对协议状态机化简后，进行了RTL级的Verilog编码设计，基于FPGA进行了原型验证。根据需要，对芯片的内部进行了时钟门控处理来降低功耗。采用芯片引脚复用和JTAG测试原理，对芯片内部增加了测试电路，方便了内部状态的测试，实现了可测试性设计。该芯片的工作时钟频率为8MHz，通过Synopsys的工具DC对源代码进行了综合；使用PT对设计进行了静态时序分析；采用Cadence公司的Silicon Ensemble对综合后的网表进行了版图设计，对芯片内部的电源网络和时钟树做了特殊处理，在国外的某5V0.5/m标准数字单元库下进行了mapping，芯片规模10万门左右，裸片面积为1.5mm×1.7mm。
上传时间： 2022-06-25
上传用户：zhaiyawei
POE的系统构成及供电特性参数一个完整的POE系统包括供电端设备（PSE，Power Sourcing Equipment）和受电端设备（PD，Power Device）两部分。PSE设备是为以太网客户端设备供电的设备，同时也是整个POE以太网供电过程的管理者。而PD设备是接受供电的PSE负载，即POE系统的客户端设备，如IP电话、网络安全摄像机、AP及掌上电脑（PDA）或移动电话充电器等许多其他以太网设备（实际上，任何功率不超过13W的设备都可以从RJ45插座获取相应的电力）。两者基于IEEE 802.3af标准建立有关受电端设备PD的连接情况、设备类型、功耗级别等方面的信息联系，并以此为根据PSE通过以太网向PD供电。POE标准供电系统的主要供电特性参数为：1，电压在44~57V之间，典型值为48V.2.允许最大电流为550mA，最大启动电流为500mA3，典型工作电流为10-350mA，超载检测电流为350~500mA.4，在空载条件下，最大需要电流为5mA5，为PD设备提供3.84~12.95W五个等级的电功率请求，最大不超过13w.
标签： poe
上传时间： 2022-06-27
上传用户：
随着新研发单板上高速Serdes信号的增多，信号完整性测试显的越来越重要，本文档围绕Serdes信号的眼图抖动测试总结一些测试注意事项。新研发单板上高速Serdes信号速率高达2.45G，一些时钟信号上升/下降沿达到400ps左右，必然需要测量Serdes信号的眼图、抖动，在这里总结一些测试经验和注意事项。UBPG1单板上有如下几种高速数据SERDES信号：1. GE SERDES接口(SGMII接口标准)2. AIF SERDES接口(CPRI接口标准)3. IQ SERDES接口(类CPRI接口标准，自定义帧格式)4. 光口 SERDES接口(CPRI接口标准)对于SERDES信号，其信号电气特性由IEEE协议规定，在协议中会给出相应的眼图测试模板及抖动指标，部分芯片厂家会在DATASHEET中给出单独的眼图测试模板及抖动指标（一般会比协议要求的更宽松）。UBPG1单板上的SERDES接口按电气特性分有两种，一种是SGMII接口（用1000-BASE-CX模板，IEEE协议39节）；一种是CPRI接口（用XAUI模板，IEEE协议49节）。
上传时间： 2022-06-30
上传用户：
SystemVerilog 语言简介SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、接口、断言等等，这些都使得SystemVeri1og在一个更高的抽象层次上提高了设计建模的能力。SystemVerilog由Acce11era开发，它主要定位在芯片的实现和验证流程上，并为系统级的设计流程提供了强大的连接能力。下面我们从几个方面对SystemVerilog所作的增强进行简要的介绍，期望能够通过这个介绍使大家对SystemVerilog有一个概括性的了解。1.接口（Interface）Verilog模块之间的连接是通过模块端口进行的。为了给组成设计的各个模块定义端口，我们必须对期望的硬件设计有一个详细的认识。不幸的是，在设计的早期，我们很难把握设计的细节。而且，一旦模块的端口定义完成后，我们也很难改变端口的配置。另外，一个设计中的许多模块往往具有相同的端口定义，在Verilog中，我们必须在每个模块中进行相同的定义，这为我们增加了无谓的工作量。
标签： systemverilog
上传时间： 2022-07-01
上传用户：得之我幸78
自从VHDL在1987年成为IEEE标准之后，就因其在电路模型系建立、仿真、综合等方面的强大功能而被广泛用于复杂数字逻辑电路的设计中。
上传时间： 2022-07-02
上传用户：kent
此书籍为权威PA设计专家Steve C.Cripps（IEEE Fellow）的经典PA设计书籍的第二版，对于射频PA设计方向的工程人员来说具有很好的参考价值
标签： 射频
上传时间： 2022-07-02
上传用户：d1997wayne
IEEE1149.1的产生1985年由IBM、AT&T、Texas Instruments、Philips Electronics NV、Siemens、Alcatel和Ericsson等公司成立的JETAG（Joint European Test Action Group）提出了边界扫描技术。1986年由于其它地区的一些公司的加入，JETAG改名为JTAG。1988年JTAG提出了标准的边界扫描体系结构，名称叫Boundary-Scan Architecture Standard Proposal，Version2.0，1990年IEEE正式承认了JTAG标准，经过补充和修订以后命名命名为IEEE1149.1-90。同年又提出了BSDL（Boundary Scan Description Lauguage，边界扫描描述语言）。后来成为IEEE1149.1-93标准的一部分。
标签： jtag
上传时间： 2022-07-06
上传用户：canderile
基于 S32K148 的 T-BOX/GP-ECU 参考设计采用 NXP 最新的通用汽车电子微控制器S32K1xx 系列的最大资源型号-S32K148，充分利用其片内集成的丰富硬件外设资源和软件开发套件，为用户提供了开箱即可验证的汽车 T-BOX 解决方案的参考设计评估平台。其具有如下功能和特性： 核心 MCU 为 FS32K148UJT0VLQT, 片内集成可运行频率高达 112MHz 并且带有DSP 指令和硬件 IEEE 1577 单精度浮点数处理单元的 ARM Cortex M4F 内核，2MBFlash，256KB SRAM 和 4KB 高性能模拟 EEPROM；
标签： S32K148
上传时间： 2022-07-11
上传用户：
