Hdl
共 1,574 篇文章
Hdl 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 1574 篇文章，持续更新中。
线性调频脉冲压缩雷达目标视频信号
雷达信号模拟技术和现代雷达技术的发展息息相关。雷达信号模拟设备可以仿真出各种符合实验要求的目标信号来，直接注入雷达来对雷达进行试验，极大的方便了雷达的设计与调试。 本课题主要研究利用FPGA实现线性调频脉冲压缩雷达目标信号的模拟。全文的内容如下： 首先详细阐述了线性调频(LFM)脉冲压缩雷达脉冲压缩原理，分析了线性调频脉冲信号的特点，讨论和比较了匹配滤波数字实现的两种算法：时域实现和频域实现。 其
基于FPGA的数字接收机同步技术
FPGA以其灵活的配置能力，较低的功耗以及低廉的成本，成为越来越多数字通信解决方案的硬件载体。近年来随着可编程器件性能的进一步提升，使得在FPGA硬件平台上设计功能更加复杂，配置更加灵活的数字接收机成为可能。而在数字接收机所涉及的众多关键技术当中，同步技术处于核心地位，是保证系统正常运行的基础。因此，本课题的研究方向为基于FPGA的全数字接收机同步技术的研究与实现。 本论文主要研究了Gardner
基于FPGA的回波抵消器设计与实现
回波抵消器在免提电话、无线产品、IP电话、ATM语音服务和电话会议等系统中，都有着重要的应用。在不同应用场合对回波抵消器的要求并不完全相同，本文主要研究应用于电话系统中的电回波抵消器。电回波是由于语音信号在电话网中传输时由于阻抗不匹配而产生的。 传统回波抵消器主要是基于通用DSP处理器实现的，这种回波抵消器在系统实时性要求不高的场合能很好的满足回波抵消的性能要求，但是在实时性要求较高的场合，其处理
基于FPGA的高速IIR数字滤波器
数字滤波器是现代数字信号处理系统的重要组成部分之一。ⅡR数字滤波器又是其中非常重要的一类虑波器，因其可以较低的阶次获得较高的频率选择特性而得到广泛应用。 本文研究了ⅡR数字滤波器的常用设计方法，在分析各种ⅡR实现结构的基础上，利用MATLAB针对并联型结构的ⅡR数字滤波器做了多方面的仿真，从理论分析和仿真情况确定了所要设计的ⅡR数字滤波器的实现结构以及中间数据精度。然后基于FPGA的结构特点，研究
基于FPGA的OFDM通信系统的同步方式
FPGA由于其自身体系结构完善，逻辑单元丰富、集成度高以及可根据不同应用的需要进行配置等诸多优点，被广泛应用于算法实现以及产品原型验证之中。而OFDM多载波通信技术以其自身独特的优势，已被广泛应用于通信领域并确立了诸多通信标准。同步技术作为通信领域的核心技术，是任何一种通信方案必须攻克的难关，OFDM多载波通信不同于传统的单载波通信，其对于同步的精度要求高，同步方式也有所不同。基于以上原因，确定本
数字电路基础总结
《数字电路基础》是通信、电子信息等相关专业的基础课教材，全书共分7章，主要内容有：数字逻辑基础、组合逻辑电路、时序逻辑电路、脉冲信号的产生与变换电路、半导体存储器、数模与模数转换器、PLD和Verilog-HDL简介，各章配有例题、小结及习题。《数字电路基础》内容丰富、结构合理、实用性强，既可作为通信、电子信息等相关专业的专科、本科教材，也可以作为从事相关专业的技术人员参考书。
基于FPGA的H264熵编码的研究与设计
H．264/AVC是由国际电信联合会和国际标准化组织共同发展的下一代视频压缩标准之一。新标准中采用了新的视频压缩技术，如多模式帧间预测、1/4像素精度预测、整数DCT变换、变块尺寸运动补偿、基于上下文的二元算术编码(CABAC)、基于上下文的变长编码(CAVLC)等等，其中CABAC和CAVLC属于熵编码。 熵编码是H．264核心部分之一，因此对于熵编码核心模块的研究与设计具有比较重要的意义，本论
基于FPGA的H264视频编码器设计
随着多媒体编码技术的发展，视频压缩标准在很多领域都得到了成功应用，如视频会议(H.263)、DVD(MPEG-2)、机顶盒(MPEG-2)等等，而网络带宽的不断提升和高效视频压缩技术的发展使人们逐渐把关注的焦点转移到了宽带网络数字电视(IPTV)、流媒体等基于传输的业务上来。带宽的增加为流式媒体的发展铺平了道路，而高效的视频压缩标准的出台则是流媒体技术发展的关键。H.264/AVC是由国际电信联合
基于Verilpg-HDL的轴承振动噪声电压峰值检测
介绍模拟峰值电压的检测方式，叙述基于Verilpg-HDL与高速A/D转换器相结合所实现的数字式快速轴承噪声检测方法，给出相关的Verilpg-HDL主模块部分。
基于PCI总线的RS编译码接口卡的设计
本课题从研究应用于AOS系统的RS(255,223)编译码接口卡出发，深入地分析和研究了纠错码原理、RS编译码算法与设计、PCI总线标准与设计和FPGA技术。 随着科技的发展，纠错码技术在通信领域中起着越来越重要的作用。RS（Reed-Solomon）码是一种典型的纠错码，在线性分组码中，它具有最强的纠错能力，因而被广泛应用于各种数据通信系统中，包括AOS系统。本课题是在深入地研究和分析国内外近年
基于FPGA技术的振动控制器
传统的振动控制器采用DSP进行数字信号处理，由于其串行数据处理方式限制了控制器的数据处理速度。FPGA能以并行方式工作，故基于FPGA技术的振动控制器能够以并行的方式实现信号处理的功能，将极大的提高系统的工作效率。 片上可编程系统技术的诞生，为FPGA技术在各种嵌入式系统中的应用提供了具体实施方案，今天的专用FPGA，如Xilinx公司的Virtex 4或ALTERA公司的Stratix II等蕴
基于FPGA实现DVBS信道编码及调制
DVB-S(Digital Video Broadcasting bv Satellite)调制器是符合DVB-S协议的数字电视前端设备之一，也满足我国数字电视卫星广播标准，该设备可以广泛应用于数字电视卫星业务和相关数字电视业务。本文主要阐述了基于FPGA实现DVB-S调制器的信道编码和调制，按功能对DVB-S信道编码过程进行模块分解、模块接口定义，针对每个模块进行工作原理分析、算法分析、HDL描
华为_Verilog HDL入门教程
华为Verilog HDL入门资料 ,非常适合初学者研究
基于FPGA的光栅检测片上系统
本文简要介绍了光栅检测装置在国内外的发展动态及光栅测量的基本原理，对比分析了当今一些光栅检测系统的优缺点，并进而提出了基于高速FPGA器件来实现的集成化设计方案。 新型器件可定制微控制器Zylogic E5内部集成了加速的8051和FPGA单元，本设计利用一片Zylogic E5实现了光栅数显装置的细分辨向、计数、微处理器、人机接口等全部功能的集成，构成嵌入式光栅检测片上系统(SOC)，采取自顶而
基于FPGA的Turbo码编译码器研究与实现
本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交织算法，以及伪随机序列模块与帧同步模块，提出了相应解决方案；而在相应的译码器设计中，采用了FPGA设计中“自上而下”的设计方
基于FPGA的LDPC码译码研究与硬件实现
低密度奇偶校验(LDPC)码是基于稀疏校验矩阵的线性分组码，它是继Turbo码后在纠错编码领域的又一重大进展。研究表明当码长足够长时，LDPC码具有比Turbo码更为优良的性能，并且其译码复杂度低于Turbo码。目前LDPC已被多家通信公司定为第四代移动通信手机中的纠错编码方案，因此LDPC码编译码器的硬件实现已成为纠错编码领域研究的热点问题之一。 本文在对LDPC码进行了系统的分析和研究的基础上
基于FPGA的JPEG200053提升小波
传统的图像压缩标准(JPEG)是基于DCT变换的，在压缩率较高的情况下存在马赛克效应并且解压缩后图像的主观质量不高。新的压缩标准JPEG2000改善了这些特性，在较高压缩率下仍然能得到很好的图像质量，而且支持渐进传输、ROI、以及有损和无损压缩。在很多场合下需要对图像进行实时的无损压缩，但是由于JPEG2000变换编码和熵编码算法复杂，运算强度高，现有的通用CPU加软件处理的方案难以达到目的，或者
基于FPGA的全景图像处理系统设计
随着科学技术的不断发展，视频图像处理的应用越来越广泛，各种图像处理算法日趋成熟，相关的硬件技术更是不断推陈出新。现代大规模集成电路VLSI技术的迅猛发展为视频图像处理技术提供了硬件基础。其中，现场可编程门阵列FPGA用于嵌入式视频图像处理有其独特优势。FPGA高性能、高集成度、低功耗的特点不仅使其具备高速CPU的性能，而且其可编程性使得设计者可以方便的通过对逻辑结构的修改和配置，完成对系统的升级。
Testbench对HDL模块进行功能仿真
本书主要以HDL（verilog/vhdl）为例，详细讲述了在IC DESIGN FLOW中 Verification 以及Test的设计思想、方法和技巧，涵概了测试的各个方面， 是目前进行IC设计的同仁们最为推荐的一本宝典！！
Testbench对HDL模块进行功能仿真
本书主要以HDL（verilog/vhdl）为例，详细讲述了在IC DESIGN FLOW中 Verification 以及Test的设计思想、方法和技巧，涵概了测试的各个方面， 是目前进行IC设计的同仁们最为推荐的一本宝典！！