基于PCI总线的RS编译码接口卡的设计

本课题从研究应用于AOS系统的RS(255,223)编译码接口卡出发，深入地分析和研究了纠错码原理、RS编译码算法与设计、PCI总线标准与设计和FPGA技术。 随着科技的发展，纠错码技术在通信领域中起着越来越重要的作用。RS（Reed-Solomon）码是一种典型的纠错码，在线性分组码中，它具有最强的纠错能力，因而被广泛应用于各种数据通信系统中，包括AOS系统。本课题是在深入地研究和分析国内外近年来在RS编译码算法及其实现以及相关技术研究进展的基础上，采用FPGA的方式实现了符合AOS标准的RS编译码接口卡。 PCI总线因其在数据带宽、功耗、抗干扰性、开放性等方面的优良性能，使其在嵌入式计算机和工业控制计算机领域得到了迅速普及和广泛应用。对PCI总线标准做了深入地研究和分析，采用mealy状态机的方式，实现了PCI总线控制器。 在设计与实现RS(255,223)编译码接口卡的过程中，本课题主要进行了以下几个方面的工作： 1、对通用的RS编译码算法及其相关的纠错码原理进行深入地分析和研究。 2、对RS编译码器基本电路单元：加法模块、乘法模块和求逆模块，进行了研究，在此基础上，专门对乘法模块进行了优化，减少了硬件资源的占用。 3、使用上述加法、乘法和求逆的基本电路单元，实现了RS编码器。 4、对较复杂的译码算法进行了重点设计，采用无逆BM迭代算法，实现了译码算法。译码算法主要包括求伴随式、关键方程求解、钱氏搜索和Forney算法等几部分。在硬件占用资源和时延上，与常规算法相比，都有了改善。 5、对PCI总线标准进行了深入地研究与分析。 6、采用自上而下的设计方法，实现了较困难的PCI总线控制器。从功能上把该控制器分成PCI顶层模块、配置选择模块、基址检查模块、状态机转换模块、奇偶校验模块和锁存模块。 以上所有模块均采用Verilog HDL语言编写，仿真正确之后，集成为一个模块下载到Altera公司生产的Cyclone系列的EP1C12Q240C8芯片中。经验证，该RS(255,223)编译码接口卡符合AOS标准。