用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者
用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者...
用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者...
用verlog语言编的又一个很好的综合实验(交通灯的控制),特别适合于FPGA/CPLD的初学者...
多功能数字钟设计 一、设计任务: (一)主体功能 用HDL设计一个多功能数字钟,包含以下主要功能: 1.计时及校时,时间可以24小时制或12小时制显示 2.日历:显示年月日星期,及设定设定功能 3.跑表:启动/停止/保持显示/清除 4.闹钟:设定闹钟时间,整点提示...
一个可以综合的Verilog 写的FIFO存储器 内附文档说明...
我们做微机硬件综合实验做的一个交通信号灯实时控制系统设计,很好哦!还附有实验报告.-A traffic lights real-time control system design of the micro computer hardware experiment.PS:contain the ex...