HDL+Testing
HDL+Testing技术资料下载专区,收录834份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
资源总数
834
HDL+Testing 全部资料 834 份
采用Verilog HDL语言编写的多功能数字钟
采用Verilog HDL语言编写的多功能数字钟,包括四个功能:时间显示与设置、秒表、闹钟、日期显示与设置,源代码对FPGA和CPLD学习者价值很高,
2016-03-21
108
使用硬體描述語言HDL 設計硬體電路
使用硬體描述語言HDL 設計硬體電路,台湾人写的PPT讲义,非常不错。VHDL硬件设计入门学习。VHDL基本語法架構,VHDL的零件庫(Library)及包裝(Package)等内容。
2014-01-22
107