对于设计VGA接口非常有帮助,无需专门的VGA芯片,设计实现方便
上传时间: 2013-08-13
上传用户:ma1301115706
本资料适合fpga初学者入门使用,包括:FPGA设计资料大全,fpga的交流电机控制,fpga的中文培训教程
上传时间: 2013-08-15
上传用户:hhkpj
FPGA有价值的27例,通过学习这些例子可以快速掌握FPGA设计流程
上传时间: 2013-08-16
上传用户:天空说我在
wiley2007年的新书高级FPGA设计作者是权威的设计咨询公司老总,经验之谈
上传时间: 2013-08-17
上传用户:钓鳌牧马
用FPGA实现大型设计时,可能需要FPGA具有以多个时钟运行的多重数据通路,这种多时钟FPGA设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何进行布线
上传时间: 2013-08-23
上传用户:q986086481
xilinx virtex fpga
上传时间: 2013-09-05
上传用户:448949
针对使用硬件描述语言进行设计存在的问题,提出一种基于FPGA并采用DSP Builder作为设计工具的数字信号处理器设计方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ设计流程,设计了一个12阶FIR 低通数字滤波器,通过Quartus 时序仿真及嵌入式逻辑分析仪SignalTapⅡ硬件测试对设计进行了验证。结果表明,所设计的FIR 滤波器功能正确,性能良好。 Abstract: Aiming at the problems in designing DSP using HDL,a method of designing DSP based on FPGA which using DSP Builder as designed tool is pointed out.A 12-order low-pass FIR digital filter was designed according to the process of Matlab/Simulink/DSP Builder/QuartusⅡ, and the design was verified by the timing simulation based on QuartusⅡand practical test based on SignalTapⅡ. The result shows the designed filter is correct in function and good in performance.
上传时间: 2013-11-17
上传用户:lo25643
对fpga时序和亚稳态比较详尽的介绍
上传时间: 2013-10-16
上传用户:truth12
fpga
上传时间: 2014-12-28
上传用户:busterman
FPGA 设计人员在满足关键时序余量的同时力争实现更高性能,在这种情况下,存储器接口的设计是一个一向构成艰难而耗时的挑战。Xilinx FPGA 提供 I/O 模块和逻辑资源,从而使接口设计变得更简单、更可
上传时间: 2013-10-15
上传用户:ecooo