虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

FPGA的<b>机器人视觉</b>系统

  • 基于FPGA的遗传算法的硬件实现

    遗传算法是一种基于自然选择原理的优化算法,在很多领域有着广泛的应用。但是,遗传算法使用计算机软件实现时,会随着问题复杂度和求解精度要求的提高,产生很大的计算延时,这种计算的延时限制了遗传算法在很多实时性要求较高场合的应用。为了提升运行速度,可以使用FPGA作为硬件平台,设计数字系统完成遗传算法。和软件实现相比,硬件实现尽管在实时性和并行性方面具有很大优势,但同时会导致系统的灵活性不足、通用性不强。本文针对上述矛盾,使用基于功能的模块化思想,将基于FPGA的遗传算法硬件平台划分成两类模块:系统功能模块和算子功能模块。针对不同问题,可以在保持系统功能模块不变的前提下,选择不同的遗传算子功能模块完成所需要的优化运算。本文基于Xilinx公司的Virtex5系列FPGA平台,使用VerilogHDL语言实现了伪随机数发生模块、随机数接口模块、存储器接口/控制模块和系统控制模块等系统功能模块,以及基本位交叉算子模块、PMX交叉算子模块、基本位变异算子模块、交换变异算子模块和逆转变异算子模块等遗传算法功能模块,构建了系统功能构架和遗传算子库。该设计方法不仅使遗传算法平台在解决问题时具有更高的灵活性和通用性,而且维持了系统架构的稳定。本文设计了多峰值、不连续、不可导函数的极值问题和16座城市的旅行商问题 (TSP)对遗传算法硬件平台进行了测试。根据测试结果,该硬件平台表现良好,所求取的最优解误差均在1%以内。相对于软件实现,该系统在求解一些复杂问题时,速度可以提高2个数量级。最后,本文使用FPGA实现了粗粒度并行遗传算法模型,并用于 TSP问题的求解。将硬件平台的运行速度在上述基础上提高了近1倍,取得了显著的效果。关键词:遗传算法,硬件实现,并行设计,FPGA,TSP

    标签: FPGA 算法 硬件实现

    上传时间: 2013-06-15

    上传用户:hakim

  • 应用FPGA的高速数据采集

    随着计算机技术的突飞猛进以及移动通讯技术在日常生活中的不断深入,数据采集不断地向多路、高速、智能化的方向发展。本文针对此需求,实现了一种应用FPGA的多路、高速的数据采集系统,从而为测量仪器提供良好的采集数据。    本文设计了一种基于AD+FPGA+DSP的多路数据采集处理系统,针对此系统设计了基于AD9446的模数转换采集板,再将模数转换采集板的数据传送至基于FPGA的采集控制模块进行数据的压缩以及缓冲存储,最后由DSP调入数据进行数据的处理。本文的设计主要分为两部分,一部分为模数转换采集板的设计与调试,另一部分为采集控制模块的设计与仿真。    经设计与调试,模数转换模块可为系统提供稳定可靠的数据,能稳定工作在百兆的频率下;采集控制模块能实时地完成数据压缩与数据缓冲,并能通过时钟管理模块来控制前端AD的采样,该模块也能稳定工作在百兆的频率下。该系统为多路、高速的数据采集系统,并能稳定工作,从而能满足电子测量仪器的要求。

    标签: FPGA 高速数据 采集

    上传时间: 2013-05-24

    上传用户:chuckbassboy

  • 基于FPGA的ADC并行测试方法研究

    高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上,总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法,并对2个ADC在不同样本数条件下进行并行测试。    本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统,完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号,共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道,并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块,并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下,对WM8731L片内2个被测.ADC并行地进行参数评估,被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明,通过在FPGA内配置2个独立的参数计算模块,可并行地实现对2个相同ADC的参数评估,减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制,就可实现多个被测ADC在同一时刻并行地被评估,配置灵活。基于FPGA的ADC并行测试方法易于实现,具有可行性,但由于噪声的影响,测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。

    标签: FPGA ADC 并行测试 方法研究

    上传时间: 2013-06-07

    上传用户:gps6888

  • 基于FPGA的面阵CCD驱动传输电路设计

    图像处理技术应用越来越广泛,特别是工业检测领域。然而,图像处理技术应用的基础是图像的获取,为了更加灵活地设计各种应用产品,本课题研究基于FPGA的面阵 CCD驱动传输电路设计,利用该电路能够获取高质量、高分辨率的图像,为后续的图像处理技术应用打下基础。本文首先介绍了研究意义、CCD图像传感器的发展以及FPGA的产生与发展,接着提出了面阵CCD成像系统总体设计方案,然后针对关键电路的设计进行详尽的分析和说明,这些电路包括时序发生电路、存储器控制电路、USB接口电路以及电源调理电路。其中时序发生电路主要用于产生CCD正常工作所需的各种时序信号以及A/D变换芯片AD9824 所需的工作时序,这些时序都是由FPGA产生的,文中给出了FPGA逻辑设计的基本过程以及仿真波形。本系统采用SDRAM缓存图像信号,为了完成SDRAM的写入、读出以及定时刷新,利用FPGA生成存储器控制电路。系统采用USB接口与计算机通信,因此FPGA 中设计了相应逻辑电路与CY7C68013A USB接口芯片实现信号握手及数据通信,进而与 PC机通信。为了保证各个芯片正常工作,设计电源调理电路实现将输入5V电源转换成多种电压向各个芯片供电。经过初步调试,并根据仿真结果判断驱动传输电路基本达到设计要求。关键词:FPGA,CCD,A/D变换,SDRAM,USB,驱动时序

    标签: FPGA CCD 面阵 传输

    上传时间: 2013-04-24

    上传用户:prczsf

  • CPLD/FPGA的开发与应用

    ·CPLD/FPGA是目前诮用最为广泛的两种可编程专用集成电路(ASIC),特别适合于产品的样品开发与小批量生产。 本书从现代电子系统设计的角度出发,以全球著名的可编程逻辑器件供应商Xilinx公司的产品为背景,系统全面地介绍该公司的CPLD/FPGA产品的结构原理、性能特点、设计方法以及相应的EDA工具软件,重点介绍CPLD/FPGA在数字系统设计、数字通信与数字信号处理等领域中的应用。

    标签: CPLD FPGA

    上传时间: 2013-04-24

    上传用户:hank

  • IP核实现与单片机和ARM的串口通信(FPGA的51)

    利用FPGA的51 ,IP核实现与单片机和ARM的串口通信

    标签: FPGA ARM 51 IP核

    上传时间: 2013-08-05

    上传用户:lalaruby

  • 学习FPGA的不错的文章

    学习FPGA的不错的文章,有利于自己设计和编写程序

    标签: FPGA

    上传时间: 2013-08-05

    上传用户:xjz632

  • 基于FPGA的波束成型

    波束成型,基于FPGA的波束成型,包括两个文件,一个滤波器,一个xilinx仿真

    标签: FPGA 波束

    上传时间: 2013-08-05

    上传用户:joheace

  • 基于FPGA的PCI接口设计的源代码以及其仿真测试文件

    基于FPGA的PCI接口设计的源代码以及其仿真测试文件

    标签: FPGA PCI 接口设计 仿真测试

    上传时间: 2013-08-05

    上传用户:lou45566

  • 基于FPGA的LCD&VGA控制器设计

    基于FPGA的LCD&VGA控制器设计 字数不够

    标签: FPGA LCD VGA 制器设计

    上传时间: 2013-08-05

    上传用户:ginani