由于旋转变压器的高精度高可靠性等特点，广泛的应用于如航空、航天、船舶、兵器、雷达、通讯等领域。旋转变压器输出模拟量交流信号，经过数字处理转换为数字角度信号才能进入计算机或其他控制系统，而这种数字处理比较复杂，采用专用的旋转变压器解码芯片想达到理想的精度通常需要较高的成本，限制了它在其他领域的应用。传统的角测量系统面临的问题有：体积、重量、功耗偏大，调试、误差补偿试验复杂，费用较高。 现场可编程门阵列(FPGA)是近年来迅速发展起来的新型可编程器件。随着它的不断应用和发展，也使电子设计的规模和集成度不断提高。同时也带来了电子系统设计方法和设计思想的不断推陈出新。 本文的目的是研究利用FPGA实现旋转变压器的硬件解码算法，设计基于FPGA的旋转变压器解码系统。 在本文所设计的系统中，通过FPGA芯片产生旋转变压器的激励信号，再控制A/D转换器对旋转变压器的模拟信号的数据进行采样和转换，并对转换完的数据进行滤波处理，使用基于CORDIC算法流水线结构设计的反正切函数模块解算出偏转角θ，最后通过串行口将解算的偏差角数据输出。本文还分析了该系统误差产生的原因和提高系统精度的方法。 实验结果表明，本文所设计的旋转变压器解码器的硬件组成和软件实现基本能够较精确的完成上述的信号转换和数据运算。
上传时间： 2013-05-23
上传用户：gdgzhym
软件无线电技术作为一种新的通信技术，其基本思想是构造一个通用硬件平台，使宽带A/D，D/A尽量靠近天线，在数字域完成信号处理，通过选用不同软件模块即可实现不同的通信功能，这样大大缩短了电台的研发周期。该技术在通信(尤其是在移动通信)领域有着迫切的需求和广阔的应用前景。 本文阐述了软件无线电的基础理论，对信号采样理论、多速率信号处理技术、高效数字滤波器、数字正交变换理论进行了分析和研究。从目前器件发展水平和实验研究条件出发，设计了一个基于FPGA的软件无线电通信平台。设计采用了中频数字化处理的硬件平台结构，选用Altera Cyclone系列FPGA作为信号处理和总体控制配置的核心，并结合专用通信芯片，数字上变频器AD9856和数字下变频器AD6654来实现该平台。采用VHDL和Verilog HDL语言对时分复用模块、信道编解码模块、调制解调模块等进行了模块化设计，并对电路板设计过程中系统的配置和控制、无源滤波器设计、阻抗匹配电路设计等问题进行了详细的讨论，最后对印制电路板进行测试和调试，获得了预期的效果。 本文给出的设计方案，大大简化了数字通信系统的硬件设备，具有较强的通用性和灵活性，通过修改系统参数和配置程序，即可适应不同的通信模式和信道状况，充分体现了软件无线电的优势。该平台不仅仅能应用在通信设备上，在许多系统验证平台、测试设备中均可应用，颇具实用价值。
上传时间： 2013-07-21
上传用户：浅言微笑
视频监控一直是人们关注的应用技术热点之一，它以其直观、方便、信息内容丰富而被广泛用于在电视台、银行、商场等场合。在视频图像监控系统中，经常需要对多路视频信号进行实时监控，如果每一路视频信号都占用一个监视器屏幕，则会大大增加系统成本。视频图像画面分割器主要功能是完成多路视频信号合成一路在监视器显示，是视频监控系统的核心部分。 传统的基于分立数字逻辑电路甚至DSP芯片设计的画面分割器的体积较大且成本较高。为此，本文介绍了一种基于FPGA技术的视频图像画面分割器的设计与实现。 本文对视频图像画面分割技术进行了分析，完成了基于ITU-RBT.656视频数据格式的画面分割方法设计；系统采用Xilinx公司的FPGA作为核心控制器，设计了视频图像画面分割器的硬件电路，该电路在FPGA中，将数字电路集成在一起，电路结构简洁，具有较好的稳定性和灵活性；在硬件电路平台基础上，以四路视频图像分割为例，完成了I2C总线接口模块，异步FIFO模块，有效视频图像数据提取模块，图像存储控制模块和图像合成模块的设计，首先，由摄像头采集四路模拟视频信号，经视频解码芯片转换为数字视频图像信号后送入异步FIFO缓冲。然后，根据画面分割需要进行视频图像数据抽取，并将抽取的视频图像数据按照一定的规则存储到图像存储器。最后，按照数字视频图像的数据格式，将四路视频图像合成一路编码输出，实现了四路视频图像分割的功能。从而验证了电路设计和分割方法的正确性。 本文通过由FPGA实现多路视频图像的采集、存储和合成等逻辑控制功能，I2C总线对两片视频解码器进行动态配置等方法，实现四路视频图像的轮流采集、存储和图像的合成，提高了系统集成度，并可根据系统需要修改设计和进一步扩展功能，同时提高了系统的灵活性。
上传时间： 2013-04-24
上传用户：啦啦啦啦啦啦啦
目前对数字化音频处理的具体实现主要集中在以DSP或专用ASIC芯片为核心的处理平台的开发方面，存在着并行处理性能差，系统升级和在线配置不灵活等缺点。另一方面现有解决方案的设计主要集中于处理器芯片，而对于音频编解码芯片的关注度较低，而且没有提出过从芯片层到PCB板层的完整设计思路。本文针对上述问题对数字化音频处理平台进行了研究，主要内容包括： 1、提出了基于FPGA的通用音频处理平台，该方案有别于现有的基于MCU、DSP和其它专用ASIC芯片的方案，论证了基于FPGA的音频处理系统的结构及设计工作流程，并对嵌入式音频处理系统专门进行了研究。 2、提出了从芯片层到PCB板层的完整设计思路，并将设计思路得以实现。完成了FPGA的设计及实现过程，包括：系统整体分析，设计流程分析，配置模块和数据通信模块的RTL实现等；解决了FPGA与音频编解码芯片TLV320AIC23B之间接口不匹配问题；给出配置和数据通信模块的功能方框图；从多个角度完善PCB板设计，给出了各个系统组成部分的详细设计方案和硬件电路原理图，并附有PCB图。 3、建立了实验和分析环境，完成了各项实验和分析工作，主要包括：PCB板信号完整性分析和优化，FPGA系统中各个功能模块的实验与分析等。实验和分析结果论证了系统设计的合理性和实用性。 本文的研究与实现工作通过实验和分析得到了验证。结果表明，本文提出的由FPGA和音频编解码芯片TLV320AIC23B组成的数字化音频处理系统完全可以实现音频信号的数字化处理，从而可以将FPGA在数字信号处理领域的优点充分发挥于音频信号处理领域。
上传时间： 2013-06-09
上传用户：gaojiao1999
扩频通信系统与常规的通信系统相比，具有很强的抗窄带干扰，抗多径干扰，抗人为干扰的能力，并具有信息隐蔽、多址保密通信等优点。在近年来得到了迅速的发展。本论文主要讨论和实现了基于FPGA的直接序列扩频信号的解扩解调处理。论文对该直扩通信系统和FPGA设计方法进行了相关研究，最后用Altera公司的最新的FPGA开发平台Quarus Ⅱ5.0实现了相关设计。 整个系统分为两个部分，发送部分和接收部分。发送部分主要有串并转换、差分卷积编码、PN码扩频、QPSK调制、成型滤波等模块。接收部分主要有前端抗干扰、数字下变频、解扩解调等模块。 论文首先介绍了扩频通信系统的特点以及相关技术的国内外发展现状，并介绍了本论文的研究思路和内容。 然后，论文分析了几种常用的窄带干扰抑制、载波同步及PN码同步算法，结合实际需要，设计了一种零中频DSSS解调解扩方案。给出了抗窄带干扰、PN码捕获及跟踪以及载波同步的算法分析，采用了基于数字外差调制的自适应陷波器来进行前端窄带干扰抑制处理，用基于自适应门限技术的滑动相关捕获和分时复用单相关器跟踪来改善PN码同步的性能，用基于硬判决的COSTAS(科斯塔斯)环来减少载波提取的算法复杂度，用改进型CORDIC算法实现NCO来方便的进行扩展。 接着，论文给出了系统总体设计和发送及接受子系统的各个功能模块的实现分析以及在Quartus Ⅱ5.0上的实现细节，给出了仿真结果。 然后论文介绍了整个系统的硬件电路设计和它在真实系统中连机调试所得到的测试结果，结果表明该系统具有性能稳定，灵活性好，生产调试容易，体积小，便于升级等特点并且达到课题各项指标的要求。 最后是对论文工作的一些总结和对今后工作的展望。
上传时间： 2013-07-04
上传用户：yd19890720
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时，减小时钟偏差，本文设计了内置于FPGA芯片中的延迟锁相环，采用一种全数字的电路结构，将传统DLL中的用模拟方式实现的环路滤波器和压控延迟链改进为数字方式实现的时钟延迟测量电路，和延时补偿调整电路，配合特定的控制逻辑电路，完成时钟延时补偿。在输入时钟频率不变的情况下，只需一次调节过程即可完成输入输出时钟的同步，锁定时间较短，噪声不会积累，抗干扰性好。 在Smic0.18um工艺下，设计出的时钟延时补偿电路工作频率范围从25MHz到300MHz，最大抖动时间为35ps，锁定时间为13个输入时钟周期。另外，完成了时钟相移电路的设计，实现可编程相移，为用户提供与输入时钟同频的相位差为90度，180度，270度的相移时钟；时钟占空比调节电路的设计，实现可编程占空比，可以提供占空比为50/50的时钟信号；时钟分频电路的设计，实现频率分频，提供1.5，2，2.5，3，4，5，8，16分频时钟。
上传时间： 2013-07-06
上传用户：LouieWu
随着计算机和信息技术的飞速发展，信息的安全性越来越受到人们的重视。敏感信息的电子化在使用户得到便利的同时，数据、资源免泄漏也成为了人们必须注意的一个大隐患。在这个信息全球化的时代，病毒、黑客、电子窃听欺骗、网络攻击都是人们所必须面对的重大问题。出于这种需要，加密自然吸引了人们的注意力，而传统的软件加密技术已经越来越不能满足信息安全对运算速度和系统安全性的需求，硬件设施的开发显示出其重要性，硬件加密模块的地位也越来越重要。但其安全性仍存在着一定的问题，对安全性研究仍是不可放松的一个重要问题。 本文介绍了目前几种流行加密算法及标准，并对典型的公钥密码标准RSA进一步说明。RSA算法可以进行数字签名、数据加/解密，将其应用于数据安全领域具有很大的意义。针对于目前硬件加解密相对于软件加解密的种种优势，论文重点研究RSA算法的基于硬件FPGA的设计实现方案。FPGA是近几年的超大规模集成电路设计的焦点，其速度及成本等都占有一定的优势。对RSA算法的FPGA设计，论文主要研究两方面的内容：密钥生成部分中的素数检测问题和加/解密算法中关键瓶颈--大数模乘及模幂运算。并进行了软硬件的仿真、验证与测试。论文对RSA设计模块的可应用领域之一--智能卡及其安全性做了简单的介绍，并对论文所研究实现的模块在其中的应用进行了说明，从而体现了其实际应用价值。
上传时间： 2013-07-06
上传用户：juyuantwo
视频图像处理的应用越来越广泛，各种处理算法也日趋成熟，相关的硬件技术不断地推陈出新。视频图像处理系统的硬件实现一般来说有三种方式：数字信号处理器(Digital Signal Processor)、专用集成芯片(Application Specific Integrated Circuit)和现场可编程逻辑门阵列(Field Programmable Gate Array)以及相关电路组成。最近几年，随着电子设计自动化(Electronic Design Automation)技术的迅速发展，使得基于FPGA的可编程片上系统(System On a Programmable Chip)逐渐成为嵌入式系统。应用的一种趋势。特别地，在视频图像处理系统设计中，数据量大，要求处理速度快，灵活性高，FPGA有其独特的优势。鉴于此，本文对基于FPGA和SOPC技术的视频图像处理系统进行了研究。 本文介绍了Xilinx公司FPGA的结构和功能特点，以及可编程片上系统的开发工具和片内系统设计流程。根据视频信号的相关知识，编写了视频图像处理IP核，构建了视频图像处理系统。整个系统以FPGA为核心器件，内嵌PowerPC405处理器模块，通过ⅡC总线完成视频解码芯片的初始化，总体上实现了对视频图像信号的采集、处理、存储和显示。 本文最后对系统进行了调试。经过实验验证，系统能正确和可靠地工作。整个系统的逻辑资源消耗占FPGA的百分之十几，剩余的资源可以做许多硬件算法或其它方面的应用。
上传时间： 2013-05-24
上传用户：kaka
本文针对应用于军用直升机上的Doppler/SINS组合导航系统对导航计算机高精度、高性能的要求，设计出一种基于DSP(TMS320C6713)和FPGA(Spartan-3E XC3S500E) 协同合作的机载导航计算机系统。在分析Doppler/SINS组合导航系统模型的特点和系统对导航计算机的需求后，提出了基于DSP和FPGA的机载导航计算机整体设计方案，该方案采用DSP负责导航解算，利用FPGA强大的内部资源扩展系统的通信接口，完成外围通信模块控制信号的整合。在导航计算机整体设计方案，包括硬件设计方案和软件设计方案确立的基础上，首先对 DSP和FPGA芯片进行选型，其次对实现各个功能模块的关键技术进行研究和开发，包括基于FPGA的数据通信模块、基于DSP的处理器模块以及数据存储模块，开发过程中做了大量的仿真和验证，最后对系统进行综合测试和联调，并进行了地面跑车实验。实验结果证明：系统能够实时采集IMU角速率和加速度、Doppler雷达的速度等信息，能够对IMU、Doppler、GPS、航姿系统、高度表等信息进行导航解算，生成当前位置、姿态等导航数据，并能够完成与机载电子设备间的数据通信与控制。多次的联调和跑车实验结果证明，机载导航计算机达到了预期设计的目的，可以有效提高导航系统的运算精度，实现了高性能、小体积、低成本的要求，系统具有较高的应用价值。关键词：Doppler/SINS组合导航，导航计算机，DSP,FPGA
上传时间： 2013-07-25
上传用户：cc1915
随着印制电路板功能的日益增强，结构日趋复杂，系统中各个功能单元之间的连线间距越来越细密，基于探针的电路系统测试方法已经很难满足现在的测试需要。边界扫描测试(BST)技术通过将边界扫描寄存器单元安插在集成电路内部的每个引脚上，相当于设置了施加激励和观测响应的内建虚拟探头，通过该技术可以大大的提高数字系统的可观测性和可控性，降低测试难度。针对这种测试需求，本文给出了基于FPGA的边界扫描控制器设计方法。 完整的边界扫描测试系统主要由测试控制部分和目标器件构成，其中测试控制部分由测试图形、数据的生成与分析及边界扫描控制器两部分构成。而边界扫描控制器是整个系统的核心，它主要实现JTAG协议的自动转换，产生符合IEEE标准的边界扫描测试总线信号，而边界扫描测试系统工作性能主要取决与边界扫描控制器的工作效率。因此，设计一个能够快速、准确的完成JTAG协议转换，并且具有通用性的边界扫描控制器是本文的主要研究工作。 本文首先从边界扫描技术的基本原理入手，分析边界扫描测试的物理基础、边界扫描的测试指令及与可测性设计相关的标准，提出了边界扫描控制器的总体设计方案。其次，采用模块化设计思想、VHDL语言描述来完成要实现的边界扫描控制器的硬件设计。然后，利用自顶向下的验证方法，在对控制器内功能模块进行基于Testbench验证的基础上，利用嵌入式系统的设计思想，将所设计的边界扫描控制器集成到SOPC中，构成了基于SOPC的边界扫描测试系统。并且对SOPC系统进行软硬件协同仿真，实现对边界扫描控制器的功能验证后将其应用到实际的测试电路当中。最后，在基于SignalTapⅡ硬件调试的基础上，软硬件结合对整个系统可行性进行了测试。从测试结果看，达到了预期的设计目标，该边界扫描控制器的设计方案是正确可行的。 本文设计的边界扫描控制器具有自主知识产权，可以与其他处理器结合构成完整的边界扫描测试系统，并且为SOPC系统提供了一个很有实用价值的组件，具有很明显的现实意义。
上传时间： 2013-07-20
上传用户：hewenzhi
