FEC译码
FEC译码技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
FEC译码 全部资料 500 份
LDPC码编译码算法的研究与实现
本文首先介绍了几种LDPC码的编译码算法,同时推导了译码错误概率和密度进化 过程,讨论了信道参数的门限效应。接着对LDPC码二分图中长度为4的环进行了深入 研究,提出了一种LDPC码校验矩阵的消4一环生成算法,采用Matlab和VC++融合...
7段数码管译码器设计与实现
实验二 7段数码管译码器设计与实现[实验目的]熟悉VHDL语言的语法规范了解模块之间的连接[重点和难点]VHDL语言中port map的使用模块化设计方
多元LDPC码译码器设计与FPGA实现
低密度校验(LDPC)码被证明是一类纠错性能逼近Shannon限的好码。多元 LDPC码与二元LDPC码相比性能更好,然而,这是以高译码复杂度为代价的。本文作者结合国家863计划项目(2006AA01Z267),对多元LDPC码译码器的设计...
Turbo乘积码的译码算法及FPGA实现
在信道编码的发展进程中,编码研究人员一直致力于追寻性能尽可能的接近Shannon极限,且译码复杂度较低的信道编码方案。1993年Berrou等提出了Turbo码,这种码在接近香农极限的低信噪比下仍能够获得较低的误码率,它的出现在编码界引起了...
基于FPGA的viterbi译码设计及Verilog代码
viterbi译码算法是一种卷积码的解码算法。优点不说了。缺点就是随着约束长度的增加算法的复杂度增加很快。约束长度N为7时要比较的路径就有64条,为8时路径变为128条。 (2
基于FPGA的Turbo码编译码器设计.rar
作为性能优异的纠错编码,Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准,该标准把Turbo码是作为前向纠错体制,但Turbo码的译码算法比较复杂并且需要多次迭代,这造成Tur...
Turbo码译码器设计及其FPGA实现.rar
Turbo编码是依据一种新的编码算法,以实现接近Shannon理论极限的译码性能为目标的编码方法。本文的主要工作是研究3G移动通信中Turbo码译码器的设计,并用FPGA来实现。 首先,本文对Turbo码的Log-MAP译码算法进行了研究,...