FD收发芯片

FPGA-CPLD芯片设置方法

FPGA-CPLD芯片设置方法

标签： FPGA-CPLD 芯片设置

上传时间： 2015-01-01

上传用户：luopoguixiong
各种集成芯片的封装尺寸

各种集成芯片的封装尺寸，学习PCB的必备材料

标签： 集成芯片封装尺寸

上传时间： 2013-11-18

上传用户：kristycreasy
芯片封装方式详解

最全的芯片封装方式(图文对照)

标签： 芯片封装方式

上传时间： 2015-01-01

上传用户：yanyueshen
Altera 28nm FPGA芯片精彩剖析

电子发烧友网讯： Altera公司 28nm FPGA系列芯片共包括三大系列：Stratix V、Arria V与Cyclone V系列芯片。近日，Altera公司也正式宣布该三大系列芯片已全部开始量产出货。Altera公司凭借着其28nm FPGA芯片在性能和成本上的优势，未来的前景势必无法估量。通过本文对Altera公司 28nm FPGA系列芯片的基本性能、市场优势、型号差异以及典型应用等介绍，电子发烧友网小编将带领大家一起来感受Altera公司28nm FPGA系列芯片的“雄韬伟略”，深入阐述如何更好地为你未来的设计选择相应的Altera 28nm FPGA 芯片。

标签： Altera FPGA 28 nm

上传时间： 2013-10-31

上传用户：半熟1994
全新赛灵思（Xilinx）FPGA 7系列芯片精彩剖析

全新赛灵思（Xilinx）FPGA 7系列芯片精彩剖析:赛灵思的最新7系列FPGA芯片包括3个子系列，Artix-7、 Kintex-7和Virtex-7。在介绍芯片之前，先看看三个子系列芯片的介绍表，如下表1所示：　　表1 全新Xilinx FPGA 7系列子系列介绍表　　(1) Artix-7 FPGA系列——业界最低功耗和最低成本　　通过表1我们不难得出以下结论：与上一代 FPGA相比，其功耗降低了50%，成本削减了35%，性能提高30%，占用面积缩减了50%，赛灵思FPGA芯片在升级中，功耗和性能平衡得非常好。

标签： Xilinx FPGA 赛灵思系列芯片

上传时间： 2013-12-20

上传用户：dongbaobao
基于LPC2138的AES3数字音频接口设计

随着数字音频技术的不断发展，数字化音频设备已广泛应用于广播电视节目领域。鉴于专业数字音频设备越来越多地需求，以及专用接收发送设备的复杂性，本设计采用Philips公司的ARM7控制芯片LPC2138结合音响设备专用芯片，设计一个简单的AES/EBU（AES3）数字音频收发系统，实现了专业AES3数字音频的接收与发送。实验显示，在输入1 kHz，24 dBu时，本设计的总谐波失真小于0.005%，信噪比大于90 dBu。

标签： 2138 AES3 LPC 数字音频

上传时间： 2013-10-20

上传用户：王庆才
赛灵思FPGA芯片架构分析

赛灵思FPGA芯片论文，值得一看。

标签： FPGA 赛灵思芯片架构分

上传时间： 2015-01-02

上传用户：ljt101007
用FPGA实现RS485通信接口芯片

在点对多点主从通信系统中,需要合适的接口形式和通信协议实现主站与各从站的信息交换。RS -485 接口是适合这种需求的一种标准接口形式。当选择主从多点同步通信方式时,工作过程与帧格式符合HDLC/SDLC协议。介绍了采用VHDL 语言在FPGA 上实现的以HDLC/ SDLC 协议控制为基础的RS - 485 通信接口芯片。实验表明,这种接口芯片操作简单、体积小、功耗低、可靠性高,极具实用价值。

标签： FPGA 485 RS 通信接口

上传时间： 2014-01-02

上传用户：z240529971
扩频通信芯片STEL-2000A的FPGA实现

针对传统集成电路（ASIC）功能固定、升级困难等缺点，利用FPGA实现了扩频通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核实现NCO模块，在下变频模块调用了硬核乘法器并引入CIC滤波器进行低通滤波，给出了DQPSK解调的原理和实现方法，推导出一种简便的引入?仔/4固定相移的实现方法。采用模块化的设计方法使用VHDL语言编写出源程序，在Virtex-II Pro 开发板上成功实现了整个系统。测试结果表明该系统正确实现了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.

标签： STEL 2000 FPGA 扩频通信

上传时间： 2013-11-19

上传用户：neu_liyan
基于FPGA 的千兆以太网的设计

摘要：本文简要介绍了Xilinx最新的EDK9.1i和ISE9.1i等工具的设计使用流程，最终在采用65nm工艺级别的Xilinx Virtex-5 开发板ML505 上同时设计实现了支持TCP/IP 协议的10M/100M/1000M 的三态以太网和千兆光以太网的SOPC 系统,并对涉及的关键技术进行了说明。关键词：FPGA；EDK；SOPC；嵌入式开发；EMAC；MicroBlaze 本研究采用业界最新的Xilinx 65ns工艺级别的Virtex-5LXT FPGA 高级开发平台，满足了对于建造具有更高性能、更高密度、更低功耗和更低成本的可编程片上系统的需求。Virtex-5以太网媒体接入控制器(EMAC)模块提供了专用的以太网功能，它和10/100/1000Base-T外部物理层芯片或RocketIOGTP收发器、SelectIO技术相结合，能够分别实现10M/100M/1000M的三态以太网和千兆光以太网的SOPC 系统。

标签： FPGA 千兆以太网

上传时间： 2013-10-28

上传用户：DE2542