源码文件
/******************************************************************************* * This file is owned and controlled by Xilin…
DPRAM 源代码
双端口RAM（DPRAM）是一种高性能存储解决方案，支持两个独立的数据端口同时访问同一内存空间，非常适合需要高效数据共享与处理的应用场景，如网络通信、图像处理及多处理器系统。掌握DPRAM技术对于提升系统性能至关重要。本页面汇集了9个精选资源，涵盖从基础原理到高级应用的全面内容，…
收录资源 111 份
全站深度检索
共匹配 111 份工程资源
· 第 5 / 12 页
源码文件
/* sysSerial.c - MPC860 SMC UART BSP serial device initialization */ /* Copyright 1984-1998 Wind River Systems, Inc. */ #incl…
源码文件
/* sysSerial.c - MPC860 SMC UART BSP serial device initialization */ /* Copyright 1984-1998 Wind River Systems, Inc. */ #incl…
源码文件
/* sysSerial.c - MPC860 SMC UART BSP serial device initialization */ /* Copyright 1984-1998 Wind River Systems, Inc. */ #include…
源码文件
/* sysSerial.c - MPC860 SCC UART BSP serial device initialization */ /* Copyright 1984-1998 Wind River Systems, Inc. */ #include…
源码文件
#Program: Synplify 8.1A #OS: Windows_NT $ Start of Compile #Sat Mar 07 16:38:02 2009 Synplicity VHDL Compiler, version 3.1…
源码文件
(DELAYFILE (SDFVERSION "OVI 2.1") (DESIGN "connect") (DATE "123") (VENDOR "APA") (PROGRAM "Synplify") (VERSION "8.1.0, Build…
源码文件
MODULE UART_FIFO DEFIN uart_fifo.v SUBMODULE dpram16x8 INSTANCE u0
源码文件
JDF B // Created by Version 5.1 PROJECT uart DESIGN uart Normal DEVKIT LCMXO640C-3T144CES ENTRY Pure Verilog HDL MODULE uar…
源码文件
. Uart4 uart4_top.v e:\yiluo\dd\uart4_top.v u6.u0 UART_FIFO uart_fifo.v e:\yiluo\dd\uart_fifo.v u9.u1 UART_FIFO uart_fifo.v e:\y…