FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输 FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输,已验证,直接可用... 📅 2014-01-07 👤 jichenxi0730 VERILOG DCFIFO FPGA 时钟域
alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ,值得学习。... 📅 2013-12-26 👤 lepoke alteral VERILOG DCFIFO FPGA