FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明 使用 FPGA
FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明，使用 FPGA 内部的 FIFO 以及程序对该 FIFO 的数据读写操作。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ns / 1ps///////...
D0技术资料
📦 资源总数：50
💻 源代码：3227
D0技术作为数字逻辑设计中的基础模块，广泛应用于微处理器、FPGA及ASIC设计中，是构建复杂电路不可或缺的组成部分。掌握D0触发器的工作原理及其在时序逻辑电路中的应用，对于提升电子工程师的设计能力至关重要。本页面汇集了52个精选D0相关资源，涵盖从入门到进阶的学习资料，帮助您深入了解D0触发器特性、优化设计技巧及最新行业动态，助力您的专业成长与项目创新。
🔥 D0热门资料
查看全部50个资源 »实验指导书 (TPC-H实验台C语言版)
《现代微机原理与接口技术》实验指导书 TPC-H实验台C语言版 1.实验台结构1）I / O 地址译码电路如上图1所示地址空间280H～2BFH共分8条译码输出线：Y0～Y7 其地址分别是280H～287H、288H～28FH、290H～297H、298H～29FH、2A0H～2A7H、2A8H～2...
verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型
verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型//`timescale 1ns/1psmodule I2C_slv (input [6:0] slv_id,input RESET,input &nb...
24位ADC驱动代码
ADS1256 是TI（Texas I nstruments ）公司推出的一款低噪声高分辨率的24 位Si gma - Delta（"- #）模数转换器（ADC）。"- #ADC 与传统的逐次逼近型和积分型ADC 相比有转换误差小而价格低廉的优点，但由于受带宽和有效采样率的限制，...
8键高抗干扰并防水電容式觸摸按鍵VK3608BM SOP16电子元器件贴片
產品描述 提供8個觸摸感應按鍵，二進制(BCD)編碼輸出，具有一個按鍵承認輸出的顯示，按鍵後的資料會維持到下次按鍵，可先判斷按鍵承認的狀態，對於防水和抗干擾方面有很優異的表現! 產品特色 工作電壓範圍： 3.1V – 5.5V 工作電流： 3mA@5V 8 個觸摸...
💻 D0源代码
查看更多 »📂 D0资料分类