一个以DSP为CPU读取飞利浦D12USB芯片的通讯程序
一个以DSP为CPU读取飞利浦D12USB芯片的通讯程序,采用汇编语言编写,已经调试通过,只需经过少量修改就可以用于项目中。...
一个以DSP为CPU读取飞利浦D12USB芯片的通讯程序,采用汇编语言编写,已经调试通过,只需经过少量修改就可以用于项目中。...
美国计算机界泰斗级作者Yale N. Patt的LC3 CPU VHDL源码,配合《计算机系统概论》一书学习效果更佳!...
另一套LC3 CPU VHDL源码及设计文档,对LC3进行了一些取舍和改造,比如NZP改为NZC,更贴近现实CPU硬件架构。按照ASM进行VHDL编码,更适合数字设计初学者学习。...
单总线开源CPU-LC3的简单操作系统。...
《PC技术内幕》I/O、CPU和固定内存区程序员指南...
基于FPGA的CPU设计 VHDL 编写...
片内EEPROM读写实险。 1、用内部EEPROM记录CPU启动次数,并在PB口上显示出来。 2、内部1 M晶振,程序采用单任务方式,软件延时。...
可以实现CPU的VHDL源码,可以在FPGA上运行...
基于AT89C51+DSP的双CPU伺服运动控制器的研究,供大家学习和参考,...
使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG,一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位...