虫虫虫开发者社区

上传资源

CPLD+VHDL

CPLD+VHDL技术资料下载专区，收录5,547份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。

资源总数

5,547

CPLD+VHDL 热门资料

查看全部 5,547 份 →

这是本人在Max plus2环境下用VHDL语言编的交通灯控制程序。做EDA课程设计的朋友可以下来参考参考。

这是本人在Max plus2环境下用VHDL语言编的交通灯控制程序。做EDA课程设计的朋友可以下来参考参考。

2014-01-19 190 CPLD+VHDL

使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。

使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。

2016-05-04 164 CPLD+VHDL

VHDL实例,有近百个实例,都是可以在quarturs 上进行仿真的,大部分都可以通过,对初学者是一非常不错的

VHDL实例,有近百个实例,都是可以在quarturs 上进行仿真的,大部分都可以通过,对初学者是一非常不错的

2013-12-18 140 CPLD+VHDL

离散余弦变换及反离散余弦变换的HDL代码及测试文件。包括VHDL及Verilog版本。可用途JPEG及MEPG压缩算法。

离散余弦变换及反离散余弦变换的HDL代码及测试文件。包括VHDL及Verilog版本。可用途JPEG及MEPG压缩算法。

2013-11-25 181 CPLD+VHDL

数字秒表的VHDL设计,能精确到百分秒,在6位数码管上显示,分别有秒,分,小时,通过目标芯片EPF10KLC84-4验证

数字秒表的VHDL设计,能精确到百分秒,在6位数码管上显示,分别有秒,分,小时,通过目标芯片EPF10KLC84-4验证

2016-09-23 178 CPLD+VHDL

用VHDL语言实现一个能显示时、分、秒的时钟：可分别进行时和分的手动校正；12小时、24小时计时制可选

用VHDL语言实现一个能显示时、分、秒的时钟：可分别进行时和分的手动校正；12小时、24小时计时制可选，12小时制时有上下午指示；当计时到预定时间（此时间可手动设置）时，扬声器发出闹铃信号，闹铃时间为10秒，可提前终止闹铃。

2014-01-05 47 CPLD+VHDL

8.4 ADC0809接口电路及程序设计 ADC0808/ADC0809资料；基于VerilogHDL的ADC0809采样控制器设计；基于VHDL语言的A_D采样控制器设计。

8.4 ADC0809接口电路及程序设计 ADC0808/ADC0809资料；基于VerilogHDL的ADC0809采样控制器设计；基于VHDL语言的A_D采样控制器设计。

2014-11-28 197 CPLD+VHDL

用matlab7.0软件对通信信号进行调制数字通信系统通信系统调制解调(PL_FSK)VHDL建模,包括发送和接受模块PL_FSK

用matlab7.0软件对通信信号进行调制数字通信系统通信系统调制解调(PL_FSK)VHDL建模,包括发送和接受模块PL_FSK

2014-11-23 49 CPLD+VHDL