虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

CC-<b>Link</b>主站模块和接口模块用户手册

  • 基于DSPFPGA的1553B总线接口通讯模块的研究和应用.rar

    随着我国国防现代化建设进程的不断深化,MIL-STD-1553B标准总线已经广泛应用于各种军事应用领域。MIL-STD-1553B标准总线是我国上世纪八十年代引进的一种现代化通讯总线,国内称为GJB289A-97。该总线技术以其高稳定性和使用灵活等特点成为现代航空电子综合系统所广泛采用的通讯总线技术。 1553B总线接口模块作为总线通讯的基本单元,其性能成为影响航电综合系统整体性能的一个关键因素。目前国内关于1553B总线通讯模块的对外接口类型较多,而基于嵌入式处理芯片的接口设计并不多见。嵌入式设备具有体积小、重量轻、实时性强、功耗小、稳定性好以及接口方便等优点。 基于以上考虑,论文中提出了以DSP+FPGA为平台实现MIL-STD-1553B总线的收发控制,通过收发控制器和变压器实现MIL-STD-1553B总线的电气连接。根据项目需求,设计分为硬件和软件两部分完成。在对MIL-STD-1553B总线协议进行详细研究后提出了总体设计方案原理图。再根据方案需求设计各功能模块。使用硬件描述语言VHDL对各功能模块进行逻辑和行为描述,最终实现在FPGA中,使其能够完成1553B数据码的接受、发送、转换和与处理器的信息交换等功能。DSP部分采用的是TI公司的TMS320F2812,使用C语言进行软件的编译,使其实现总体控制和通讯的调度等功能。 该方案经过实际参与1553B总线通讯系统验证实验,证明各项技术指标均达到预定的目标,可以投入实际应用。

    标签: DSPFPGA 1553B 总线接口

    上传时间: 2013-04-24

    上传用户:671145514

  • IEEE 802.16a RS-CC编译码VLSI算法研究及FPGA实现

      本论文依据IEEE802.16a物理层对RS-CC码的参数要求,研究了RS-CC码的高速编、译码的VLSI硬件算法,同时对FPGA开发技术进行了研究,以VerilogHDL为描述语言,在Xilinx公司的FPGA上实现了高速的RS-CC编、译码器。RS译码器中,错误位置多项式和错误值多项式的求解采用无求逆单元,并具有规则数据流、易于VLSI实现的改进的欧几里德算法(MEA);CC译码器由采用模归一化路径度量的全并行的“加比选(ACS)”模块和具有脉动阵列结构的幸存路径回溯模块组成。  在实现RS-CC译码器的过程中,分别从算法上和根据FPGA的结构特点上,对译码器做了一些优化工作,降低了硬件资源占有率和提高了译码速度。  此外,还搭建了以Xilinx公司40万等效门的FPGASpartan-Ⅲ400-4PQ208为主体,以Cypress公司的USB2.0芯片CY7C68013为高速数据接口的硬件试验平台,并在此试验平台上实现了文中的高速RS-CC编译码系统。

    标签: 802.16 RS-CC IEEE FPGA

    上传时间: 2013-06-03

    上传用户:lx9076

  • 基于ARM的DeviceNet从站开发

    DeviceNet现场总线标准作为工业现场总线的国际标准,其开放性和先进性得到了广泛关注和充分肯定。开发符合DeviceNet现场标准的自动化产品意义重大,也是必要的。 文中从现场通用的老式串口(RS232和RS485)与新兴DeviceNet网络的兼容问题以及模拟量,数字量和多种总线等多功能的一体化问题为出发点,以Atmel的32位ARM7高速处理器为开发平台,充分发挥其处理高速和功能多样的优势,同时结合DeviceNet现场总线高效和诊断的优点,开发了一个带8路数字量输入,8数字量输出,4路模拟量输入以及RS232为底层自定义协议串口,RS485为底层的在线可配置Modbus协议的DevciceNet一体化通讯网关。 最后文中还利用双口RAM的协同处理能力,构成双CPU处理能力的结构,将avr162的8位处理器处理PROFIBUS总线数据,而将32位的ARM7处理器处理DeviceNet总线数据。文中特别从系统硬件开发和软件开发两方面加以阐述,并结合OMRON PLC主站测试系统,最终成功给于测试。 为了便于读者理解和文章的完整性,本文首先对DeviceNet现场总线标准做了简单介绍;后根据DeviceNet标准对所需求的产品的进行总体设计,以及相应的DeviceNet网关的硬件和软件的设计和开发。最后,搭建了DeviceNet-Modbus测试系统和DeviceNet-PROFIBUS DP两套测试系统对所开发产品进行的了功能测试。本课题按照预期设计思想完成了DeviceNet多功能网关的软硬件的开发,并将系统程序下载到处理器中,在测试平台下能够长时间的正常运行,达到了期望效果。

    标签: DeviceNet ARM

    上传时间: 2013-04-24

    上传用户:huangzchytems

  • 基于ARM嵌入式无线点菜系统终端的研究与设计

    无线电子点菜系统是餐馆实行信息化管理的一个重要组成部分,该系统的应用不仅会给餐饮企业带来良好的经济效益,而且有利于先进的科学技术在国民经济中的推广应用,产生良好的社会效益。目前国内点菜系统高、低档产品繁多,但推广速度十分缓慢,究其原因是缺少适合中国国情的中档适用产品。本文通过分析国内市场现有的各种点菜系统的优缺点,指出点菜系统的区别关键在于点菜终端和通讯方式的选择上,在此基础上提出了一种适合具体应用场合的中档无线点菜终端解决方案:运用嵌入式系统开发无线点菜终端,运用短距离无线通信技术进行数据传输。 文章首先分析了无线点菜机的系统组成及功能分配,并在此基础上对系统各个组成模块的硬件进行设计。接着分析了触摸屏数据采集的全过程,探讨了影响触摸屏数据精度的各种因素,提出了一种“三步法”进行数据的校正的方法。然后文章对几种常用的小范围无线通讯方式进行比较,确定采用无线射频单芯片实现短距离无线通讯,并详细阐述了数据帧格式和分层次通讯协议的设计,通讯系统的模型采、用主站论询,从站监听的方式。最后是软件的具体开发,首先研究了μC/OS-Ⅱ操作系统的移植和Boot Loader启动代码的设计,并成功移植下载到S3C44BOX中,然后在此操作系统的基础上进行点菜界面、通讯协议及关键驱动的设计。 本设计对基于嵌入式μC/OS-Ⅱ操作系统进行终端开发,具有一定的借鉴指导意义,对自助式餐饮业具有商业实用价值。同时,作为一款手持式产品,可以随身携带,可以使用于多种支持无线上网的场合,具有一定的市场应用前景和商业实用价值。

    标签: ARM 嵌入式无线 点菜系统

    上传时间: 2013-07-30

    上传用户:acon

  • 基于FPGA的计算机可编程外围接口芯片的设计与实现

    随着电子技术和EDA技术的发展,大规模可编程逻辑器件PLD(Programmable Logic Device)、现场可编程门阵列FPGA(Field Programmable Gates Array)完全可以取代大规模集成电路芯片,实现计算机可编程接口芯片的功能,并可将若干接口电路的功能集成到一片PLD或FPGA中.基于大规模PLD或FPGA的计算机接口电路不仅具有集成度高、体积小和功耗低等优点,而且还具有独特的用户可编程能力,从而实现计算机系统的功能重构.该课题以Altera公司FPGA(FLEX10K)系列产品为载体,在MAX+PLUSⅡ开发环境下采用VHDL语言,设计并实现了计算机可编程并行接芯片8255的功能.设计采用VHDL的结构描述风格,依据芯片功能将系统划分为内核和外围逻辑两大模块,其中内核模块又分为RORT A、RORT B、OROT C和Control模块,每个底层模块采用RTL(Registers Transfer Language)级描述,整体生成采用MAX+PLUSⅡ的图形输入法.通过波形仿真、下载芯片的测试,完成了计算机可编程并行接芯片8255的功能.

    标签: FPGA 计算机 可编程 外围接口

    上传时间: 2013-06-08

    上传用户:asddsd

  • 高清视频编解码系统控制模块设计

    在航空航天,遥感测量,安全防卫以及家用影视娱乐等领域,要求能及时保存高清晰度的视频信号供后期分析、处理、研究和欣赏。因此,研究一套处理速度快,性能可靠,使用方便,符合行业相关规范的高清视频编解码系统是十分必要的。 本文首先介绍了高清视频的发展历史。并就当前相关领域的发展阐述了高清视频编解码系统的设计思路,提出了可行的系统设计方案。基于H.264的高清视频编码系统对处理器的要求非常高,一般的DSP和通用处理器难以达到性能要求。本系统选择富士通公司最新的专用视频编解码芯片MB86H51,实时编解码分辨率达到1080p的高清视频。芯片具有压缩率高,功耗低,体积小等优点。系统的控制设备由三块FPGA芯片和ARM控制器共同完成。FPGA芯片分别负责视频输入输出,码流输入输出和主编解码芯片的控制。ARM作为上层人机交互的控制器,向系统使用者提供操作界面,并与主控FPGA相连。方案实现了高清视频的输入,实时编码和码流存储输出等功能于一体,能够编码1080p的高清视频并存储在硬盘中。系统开发的工作难点在于FPGA的程序设计与调试工作。其次,详细介绍了FPGA在系统中的功能实现,使用的方法和程序设计。使用VHDL语言编程实现I2C总线接口和接口控制功能,利用stratix系列FPGA内置的M4K快速存储单元实现128K的命令存储ROM,并对设计元件模块化,方便今后的功能扩展。编程实现了PIO模式的硬盘读写和SDRAM接口控制功能,实现高速的数据存储功能。利用时序状态机编程实现主芯片编解码控制功能,完成编解码命令的发送和状态读取,并对设计思路,调试结果和FPGA资源使用情况进行分析。着重介绍设计中用到的最新芯片及其工作方式,分析设计过程中使用的最新技术和方法。有很强的实用价值。最后,论文对系统就不同的使用情况提出了可供改进的方案,并对与高清视频相关的关键技术作了分析和展望。

    标签: 高清视频 编解码 系统控制 模块设计

    上传时间: 2013-07-26

    上传用户:shanml

  • Verilog实现的DDS正弦信号发生器和测频测相模块

    Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,单片机进行计算和显示。

    标签: Verilog DDS 正弦信号发生器 模块

    上传时间: 2013-08-28

    上传用户:asdfasdfd

  • 电网现场作业管理系统的信息化设计

    为了改变目前电网现场作业管理的变电巡检、变电检修试验、输电线路巡检检修等管理系统各自独立运行,信息不能共享,功能、效率受限,建设和维护成本高的现状,提出了采用B/S+C/S构架模式,将各现场作业管理模块和生产MIS(管理系统)集成为一体的现场作业管理系统的设计方案,做到各子系统和生产MIS软硬资源共享,做到同一数据唯一入口、一处录入多处使用。各子系统设备人员等基础信息来源于生产管理系统,各子系统又是生产管理系统的作业数据、缺陷信息的重要来源。经过研究试用成功和推广应用,目前该系统已在江西电网220 kV及以上变电站全面应用。 Abstract:  In order to improve the status that the substation field inspection system, substation equipments maintenance and testing system, power-line inspection and maintenance system are running independent with each other. They can?蒺t share the resource information which accordingly constrains their functions and efficiency, and their construction and maintenance costs are high. This paper introduces a field standardized work management system based on B/S+C/S mode, integrating all field work management systems based on MIS and share the equipments and employee?蒺s data of MIS,the field work data of the sub systems are the source information of MIS, by which the same single data resouce with one-time input can be utilized in multiple places. After the research and testing, this system is triumphantly using in all 220kV and above substations in Jiangxi grid.

    标签: 电网 信息化 管理系统

    上传时间: 2013-11-15

    上传用户:han_zh

  • CANopen协议讲座(4)之CANopen从站设备及其应用

    CANopen协议讲座(4)之CANopen从站设备及其应用 由于可靠性、实时性、低成本、抗干扰性、兼容能力等多个方面的优势,CAN-bus与其高层协议CANopen已成为了车辆数据通信系统的事实标准,并普遍应用于所有的可移动设施,例如船舶舰艇、客车火车、升降电梯、重载车辆、工程机械、运动系统、分布式控制网络等。几乎所有的通用I/O模块、驱动器、智能传感器、PLC、MMI设备的生产厂商都提供有支持CAN-bus与CANopen标准的产品。只要符合CANopen协议标准及其设备协议子集标准的系统,就可以在功能和接口上保证各厂商设备的互用性和可交换性。

    标签: CANopen 协议 讲座 设备

    上传时间: 2013-12-27

    上传用户:zhangliming420

  • at91rm9200启动过程教程

    at91rm9200启动过程教程 系统上电,检测BMS,选择系统的启动方式,如果BMS为高电平,则系统从片内ROM启动。AT91RM9200的ROM上电后被映射到了0x0和0x100000处,在这两个地址处都可以访问到ROM。由于9200的ROM中固化了一个BOOTLOAER程序。所以PC从0X0处开始执行这个BOOTLOAER(准确的说应该是一级BOOTLOADER)。这个BOOTLOER依次完成以下步骤: 1、PLL SETUP,设置PLLB产生48M时钟频率提供给USB DEVICE。同时DEBUG USART也被初始化为48M的时钟频率; 2、相应模式下的堆栈设置; 3、检测主时钟源(Main oscillator); 4、中断控制器(AIC)的设置; 5、C 变量的初始化; 6、跳到主函数。 完成以上步骤后,我们可以认为BOOT过程结束,接下来的就是LOADER的过程,或者也可以认为是装载二级BOOTLOER。AT91RM9200按照DATAFLASH、EEPROM、连接在外部总线上的8位并行FLASH的顺序依次来找合法的BOOT程序。所谓合法的指的是在这些存储设备的开始地址处连续的存放的32个字节,也就是8条指令必须是跳转指令或者装载PC的指令,其实这样规定就是把这8条指令当作是异常向量表来处理。必须注意的是第6条指令要包含将要装载的映像的大小。关于如何计算和写这条指令可以参考用户手册。一旦合法的映像找到之后,则BOOT程序会把找到的映像搬到SRAM中去,所以映像的大小是非常有限的,不能超过16K-3K的大小。当BOOT程序完成了把合法的映像搬到SRAM的任务以后,接下来就进行存储器的REMAP,经过REMAP之后,SRAM从映设前的0X200000地址处被映设到了0X0地址并且程序从0X0处开始执行。而ROM这时只能在0X100000这个地址处看到了。至此9200就算完成了一种形式的启动过程。如果BOOT程序在以上所列的几种存储设备中找到合法的映像,则自动初始化DEBUG USART口和USB DEVICE口以准备从外部载入映像。对DEBUG口的初始化包括设置参数115200 8 N 1以及运行XMODEM协议。对USB DEVICE进行初始化以及运行DFU协议。现在用户可以从外部(假定为PC平台)载入你的映像了。在PC平台下,以WIN2000为例,你可以用超级终端来完成这个功能,但是还是要注意你的映像的大小不能超过13K。一旦正确从外部装载了映像,接下来的过程就是和前面一样重映设然后执行映像了。我们上面讲了BMS为高电平,AT91RM9200选择从片内的ROM启动的一个过程。如果BMS为低电平,则AT91RM9200会从片外的FLASH启动,这时片外的FLASH的起始地址就是0X0了,接下来的过程和片内启动的过程是一样的,只不过这时就需要自己写启动代码了,至于怎么写,大致的内容和ROM的BOOT差不多,不同的硬件设计可能有不一样的地方,但基本的都是一样的。由于片外FLASH可以设计的大,所以这里编写的BOOTLOADER可以一步到位,也就是说不用像片内启动可能需要BOOT好几级了,目前AT91RM9200上使用较多的bootloer是u-boot,这是一个开放源代码的软件,用户可以自由下载并根据自己的应用配置。总的说来,笔者以为AT91RM9200的启动过程比较简单,ATMEL的服务也不错,不但提供了片内启动的功能,还提供了UBOOT可供下载。笔者写了一个BOOTLODER从片外的FLASHA启动,效果还可以。 uboot结构与使用uboot是一个庞大的公开源码的软件。他支持一些系列的arm体系,包含常见的外设的驱动,是一个功能强大的板极支持包。其代码可以 http://sourceforge.net/projects/u-boot下载 在9200上,为了启动uboot,还有两个boot软件包,分别是loader和boot。分别完成从sram和flash中的一级boot。其源码可以从atmel的官方网站下载。 我们知道,当9200系统上电后,如果bms为高电平,则系统从片内rom启动,这时rom中固化的boot程序初始化了debug口并向其发送'c',这时我们打开超级终端会看到ccccc...。这说明系统已经启动,同时xmodem协议已经启动,用户可以通过超级终端下载用户的bootloader。作为第一步,我们下载loader.bin.loader.bin将被下载到片内的sram中。这个loder完成的功能主要是初始化时钟,sdram和xmodem协议,为下载和启动uboot做准备。当下载了loader.bin后,超级终端会继续打印:ccccc....。这时我们就可以下在uboot了。uboot将被下载到sdram中的一个地址后并把pc指针调到此处开始执行uboot。接着我们就可以在终端上看到uboot的shell启动了,提示符uboot>,用户可以uboot>help 看到命令列表和大概的功能。uboot的命令包含了对内存、flash、网络、系统启动等一些命令。 如果系统上电时bms为低电平,则系统从片外的flash启动。为了从片外的flash启动uboot,我们必须把boot.bin放到0x0地址出,使得从flash启动后首先执行boot.bin,而要少些boot.bin,就要先完成上面我们讲的那些步骤,首先开始从片内rom启动uboot。然后再利用uboot的功能完成把boot.bin和uboot.gz烧写到flash中的目的,假如我们已经启动了uboot,可以这样操作: uboot>protect off all uboot>erase all uboot>loadb 20000000 uboot>cp.b 20000000 10000000 5fff uboot>loadb 21000000 uboot>cp.b 210000000 10010000 ffff 然后系统复位,就可以看到系统先启动boot,然后解压缩uboot.gz,然后启动uboot。注意,这里uboot必须压缩成.gz文件,否则会出错。 怎么编译这三个源码包呢,首先要建立一个arm的交叉编译环境,关于如何建立,此处不予说明。建立好了以后,分别解压源码包,然后修改Makefile中的编译器项目,正确填写你的编译器的所在路径。 对loader和boot,直接make。对uboot,第一步:make_at91rm9200dk,第二步:make。这样就会在当前目录下分别生成*.bin文件,对于uboot.bin,我们还要压缩成.gz文件。 也许有的人对loader和boot搞不清楚为什么要两个,有什么区别吗?首先有区别,boot主要完成从flash中启动uboot的功能,他要对uboot的压缩文件进行解压,除此之外,他和loader并无大的区别,你可以把boot理解为在loader的基础上加入了解压缩.gz的功能而已。所以这两个并无多大的本质不同,只是他们的使命不同而已。 特别说名的是这三个软件包都是开放源码的,所以用户可以根据自己的系统的情况修改和配置以及裁减,打造属于自己系统的bootloder。

    标签: 9200 at 91 rm

    上传时间: 2013-10-27

    上传用户:wsf950131