虫虫虫开发者社区

上传资源

Active-HDL

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...

资源总数

500

Active-HDL 全部资料 500 份

Verilog HDL数字设计与综合（第二版）

本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，...

2022-12-03 6 Active-HDL

verilog-hdl教程-硬件描述语言讲解

该文档为verilog-hdl教程-硬件描述语言讲解文档，是一份还算不错的参考文档，感兴趣的可以下载看看，，，，，，，，，，，，，，，，，

2022-09-19 6 Active-HDL

清华大学verilog hdl源码作业实验

清华大学verilog hdl源码作业实验，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈

2022-05-17 5 Active-HDL

Verilog HDL实践与应用系统设计

· 

2023-05-02 8 Active-HDL

Verilog HDL数字设计与综合（第二版）

Verilog HDL数字设计与综合（第二版）

2023-12-23 9 Active-HDL

ACtive控件测试程序,单击执行按纽并自动生成日志文件

ACtive控件测试程序,单击执行按纽并自动生成日志文件

2014-01-07 31 Active-HDL

本原码是基于Verilog HDL语言编写的

本原码是基于Verilog HDL语言编写的，实现了SPI接口设计，可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.

2015-08-04 87 Active-HDL

利用EDA工具和硬件描述语言（HDL）

利用EDA工具和硬件描述语言（HDL），根据产品的特定要求设计性能价格比高的片上系统，是目前国际上广泛使用的方法。与传统的设计方法不同，在设计开始阶段并不一定需要具体的单片微控制器（MCU）和开发系统(仿真器)以及带有外围电路的线路板来进行...

2015-09-05 134 Active-HDL

256Mbits (x8) 528 Bytes Page, NAND Flash Memory Verilog HDL Model User Manual

256Mbits (x8) 528 Bytes Page, NAND Flash Memory Verilog HDL Model User Manual

2013-12-11 26 Active-HDL

pli_handbook_examples_pc verilog hdl 与C的接口的典型例子

pli_handbook_examples_pc verilog hdl 与C的接口的典型例子

2014-01-17 149 Active-HDL

«
41
42
43
44
45
46
47
48
49
50
»