虫虫虫开发者社区

上传资源

Active-HDL

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...

资源总数

500

Active-HDL 全部资料 500 份

硬件描述语言verilog HDL语法讲解

硬件描述语言verilog HDL语法讲解，附实例，该教程通俗易懂。

2014-12-08 172 Active-HDL

中文版Verilog HDL 简明教程。HTML格式

中文版Verilog HDL 简明教程。HTML格式，简单易懂，对与初学者而言绝对是好用，易用的东东。

2013-12-22 83 Active-HDL

Verilog hdl开发的交通灯完整实例

Verilog hdl开发的交通灯完整实例，是初学者学习fpga的典型例子

2016-04-30 100 Active-HDL

Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序

Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。

2016-10-13 103 Active-HDL

想必编写HDL的同志们用的着

想必编写HDL的同志们用的着，规范的代码更合理。

2014-01-11 174 Active-HDL

verilog HDL自动投币售饮料机程序

verilog HDL自动投币售饮料机程序，分一元和五毛，有找零功能。

2013-12-19 192 Active-HDL

使用Verilog HDL 實現AES硬體加解密

使用Verilog HDL 實現AES硬體加解密

2016-08-25 67 Active-HDL

Verilog HDL程序设计教程配套源码

Verilog HDL程序设计教程配套源码

2013-12-24 134 Active-HDL

用于FPGA的量化算法的HDL编码

用于FPGA的量化算法的HDL编码，包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。

2013-12-25 100 Active-HDL

用FPGA verilog hdl实现千兆以太网MAC。

用FPGA verilog hdl实现千兆以太网MAC。

2014-01-12 119 Active-HDL

«
39
40
41
42
43
44
45
46
47
48
»