虫虫虫开发者社区

上传资源

Active-HDL

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...

资源总数

500

Active-HDL 全部资料 500 份

verilog HDL入门第三版夏宇闻

本书从语言特点和建模应用两个方面出发，对Verilog语言的基本概念进行了全面深入的讲解，为每一种语言结构提供了大量的例子，并且举例说明了如何使用多种语言结构来构造硬件模型。本书对Verilog HDL语言支持的多种建模风格进行了详细的描述...

2022-09-15 5 Active-HDL

Verilog HDL 自动售票机的实现

Verilog HDL 自动售票机的实现，适合感兴趣的学习者学习.

2022-04-27 9 Active-HDL

4位等精度频率计 Verilog HDL

四位等精度频率计，基于Verilog HDL的设计。

2024-12-24 1 Active-HDL

verilog HDL编写的数字钟程序

数字钟具有的一切功能均有，整点报时，闹钟，时间调整等等，软件仿真通过，硬件平台测试通过

2025-01-15 2 Active-HDL

UART的verilog hdl实现的源代码

用verilog hdl实现uart的功能

2024-12-02 2 Active-HDL

期刊论文：Active Contours and Mumford—Shah Segmentation Based on Level

·期刊论文：Active Contours and Mumford—Shah Segmentation Based on Level Sets

2024-08-01 9 Active-HDL

期刊论文：Robust active appearance models and their application to&nbs

·Robust active appearance models and their application to medical image analysis

2024-06-29 8 Active-HDL

verilog HDL硬件描述语言电子书

verilog HDL硬件描述语言电子书

2015-06-18 185 Active-HDL

Verilog HDL编写的总线功能模型

Verilog HDL编写的总线功能模型，十分有用，需要的下载

2013-12-20 58 Active-HDL

Verilog HDL是一种硬件描述语言

Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模，想学习的这个资料对你有用。

2015-09-02 117 Active-HDL

«
31
32
33
34
35
36
37
38
39
40
»