概要2 个对称的600MHz 高性能Blackfin 内核328K Bytes 片内存储器每个 Blackfin 内核包括:2 个16 位MAC，2 个40 位ALU，4 个8 位视频ALU，以及1 个40 位移位器RISC 式寄存器和指令模型，编程简单，编译环境友好先进的调试、跟踪和性能监视内核电压 0.8V-1.2V，片内调压器可调兼容 3.3V 及2.5V I/O256 引脚Mini-BGA 和297 引脚PBGA 两种封装外设两个并行输入/输出外围接口单元，支持ITU-R 656 视频数据格式，可与ADI 的模拟前端ADC 无缝连接2 个双通道全双工同步串行接口，支持8 个立体声I2S 通道2 个16 通道DMA 控制器和1 个内部存储器DMA 控制器SPI 兼容端口12 个通用32-bit 定时/计数器，支持PWMSPI 兼容端口支持 IrDA 的UART2 个“看门狗”定时器48 个可编程标志引脚1x-63x 倍频的片内PLL
上传时间： 2013-11-06
上传用户：YUANQINHUI
Nios II定制指令用户指南：With the Altera Nios II embedded processor, you as the system designer can accelerate time-critical software algorithms by adding custom instructions to the Nios II processor instruction set. Using custom instructions, you can reduce a complex sequence of standard instructions to a single instruction implemented in hardware. You can use this feature for a variety of applications, for example, to optimize software inner loops for digital signal processing (DSP), packet header processing, and computation-intensive applications. The Nios II configuration wizard,part of the Quartus® II software’s SOPC Builder, provides a graphical user interface (GUI) used to add up to 256 custom instructions to the Nios II processor. The custom instruction logic connects directly to the Nios II arithmetic logic unit (ALU) as shown in Figure 1–1.
上传时间： 2013-10-12
上传用户：kang1923
门拴电路,4位选择器，ALU,用verilog写的。
上传时间： 2014-01-18
上传用户：ayfeixiao
Use the verilog language write a MIPS CPU code, and have additional instruction, for example: selection sort instruction. The code has contain combination circuit and sequenial circuit. CPU have contain ALU, ADD, ALU_CONTROL, DATA_MEMORY, INST_MEMORY, REGISTER, PC, and TESTBRANCH.
标签： instruction additional language example
上传时间： 2014-01-17
上传用户：yyyyyyyyyy
ATmega128L单片机 数据手册 ATmega128L微控制器，它是采用低功耗COMS工艺生产的基于RISC结构的8位微控制器，是目前AVR系列中功能最强大的单片机。AVR核将32个工作寄存器和丰富的指令集联结在一起，所有的工作寄存器都与ALU直接相连，实现了在一个时钟周期内执行单条指令的同时访问两个独立寄存器的操作，具有良好的性价比。
上传时间： 2013-12-26
上传用户：skhlm
ADSP-BF53x是主频高达600 MHz 高性能Blackfin处理器内核包括：2个16位MAC，2个40位ALU，4个8位视频ALU，以及1个40位移位器
上传时间： 2013-12-16
上传用户：sxdtlqqjl
vhdl 语言程序设计，包括ALU, mux 部分的程序设计。
上传时间： 2013-12-25
上传用户：zhaiye
1. 课程设计的任务 本次课程设计的任务是实现一个算术逻辑运算单元，使之能够完成不带进位位算术、逻辑八位二进制数的运算。由具有扩展能力强，结构简单清晰，连线方便快捷的总线结构作为系统结构。系统测试采用在系统的每个总线上设置测试孔。采用闪存存储数据，系统可以通过监测模块来修改和控制微程序的运行。 采用若干种类的芯片组作为运算器和数据输入输出缓冲、输入锁存器，其中2片74LS181构成8位字长的ALU单元是算术逻辑运算单元核心。
标签： 算术逻辑运算
上传时间： 2014-01-12
上传用户：123456wh
用verilog语言编写，一个8-bit ALU，可以完成按字节的+、-和与、或、非操作
上传时间： 2013-12-06
上传用户：妄想演绎师
16位cpu设计VHDL源码，其中包括ALU，clock，memory等部分的设计
上传时间： 2016-06-30
上传用户：saharawalker
