📚 ACtive-HDL技术资料

📦 资源总数：1147

📄 技术文档：2

💻 源代码：20046

🔌 电路图：1

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我们，探索超过1147份精选资源，加速您的创新之旅！

🔥 ACtive-HDL热门资料

查看全部1147个资源 »

Active component schematic library for altium

Active component schematic library for altium...

📅 2014-01-12 👤 lacsx

component schematic library Active

利用verilog hdl编写的浮点加法器运算单元

利用verilog hdl编写的浮点加法器运算单元，单精度。...

📅 2013-11-29 👤 王庆才

verilog hdl 编写浮点

用verilog hdl 硬件描述语言写的一个范例程序

用verilog hdl 硬件描述语言写的一个范例程序，led的，扩展性极强，欢迎大家下载使用。...

📅 2013-12-20 👤 cc1915

verilog hdl 硬件描述语言范例

Active Contours model(snake)

Active Contours model(snake)...

📅 2017-06-18 👤 远远ssad

Contours Active model snake

Active Contours model(snake)

Active Contours model(snake)...

📅 2013-12-17 👤 leehom61

Contours Active model snake

📄 ACtive-HDL技术文档

查看更多 »

VERILOG HDL 华为公司的入门教程内部资料

VERILOG HDL 华为公司

Verilog-HDL程序设计实用教程收集

Verilog-HDL 程序设计实用教程

💻 ACtive-HDL源代码

查看更多 »

📂 ACtive-HDL资料分类

🔥 热门资料查看最受欢迎的资源 📄 技术文档技术手册与Datasheet 💻 源代码程序代码与工程文件 🔌 电路图原理图PCB布局 📚 全部资料 1147 个资源