📚 ACtive-HDL技术资料

📦 资源总数：1147

📄 技术文档：2

💻 源代码：20046

🔌 电路图：1

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我们，探索超过1147份精选资源，加速您的创新之旅！

🔥 ACtive-HDL热门资料

查看全部1147个资源 »

Verilog HDL 华为入门教程.pdf 内部资料

Verilog HDL 华为入门教程.pdf 内部资料...

📅 2013-12-19 👤 坏坏的华仔

Verilog HDL 华为

Verilog HDL语言设计的交通灯设计

Verilog HDL语言设计的交通灯设计...

📅 2017-02-02 👤 671145514

Verilog HDL 语言交通灯

能算出CRC32 Data width 32 bit 的HDL

能算出CRC32 Data width 32 bit 的HDL...

📅 2014-01-27 👤 lijianyu172

width 32 Data CRC

用verilog HDL实现I2C Master Controller 的设计

用verilog HDL实现I2C Master Controller 的设计，包括主程序设计和测试程序设计...

📅 2014-01-04 👤 tonyshao

Controller verilog Master HDL

What is Verilog? &#10149 Verilog HDL is a Hardware Description Language (HDL) &#10149 Verilog HDL

What is Verilog? &#10149 Verilog HDL is a Hardware Description Language (HDL) &#10149 Verilog HDL allows describe designs at a high level of abstra...

📅 2017-02-18

Verilog HDL 10149 Description